PATENT ABSTRACTS OF JAPAN
(11)Publication number : 2002-164467
(43)Date of publication of application : 07.06.2002
(51) Int. Cl. H01L 23/12 H05K 3/46
(21)Application number : 2001-024688 (71)Applicant : SONY CORP  (22)Date of filing : 31.01.2001 (72)Inventor : OGAWA TAKESHI NISHITANI YUJI  OKUHORA AKIHIKO
(54) CIRCUIT BLOCK BODY, ITS MANUFACTURING METHOD, WIRING CIRCUIT DEVICE, ITS MANUFACTURING METHOD, SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

PROBLEM TO BE SOLVED: To contrive miniaturization and a low cost by thinning

with high precision and high function.

SOLUTION: A peeling layer forming process for forming a peeling layer 6 on a main face flattening a base board 1, an insulation layer forming process for forming insulation layers 7, 9, 16 on the peeling layer 6, a wiring layer forming process for forming wiring layers 8, 11, 14 on the insulation layer 7, and a circuit block body peeling process for peeling a circuit block body 2 comprising each insulation layer and wiring layer through the peeling layer are provided. The circuit block body 2 incorporates film formation elements 12, 13, 17 in the wiring layer, and is mounted on a base board 3 to compose a wiring device. The circuit block body 2 mounts a semiconductor chip 62 on the surface and is mounted on a base board 64 to compose a semiconductor device.

LEGAL STATUS [Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## \* NOTICES \*

JPO and INPIT are not responsible for any

damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect

the original precisely.

2. \*\*\*\* shows the word which can not be translated.

3. In the drawings, any words are not translated.

[Claim(s)]

[Claim 1] The circuit block object characterized by to be exfoliated and formed from the above-mentioned mother substrate through this stratum disjunctum while being formed on the stratum disjunctum formed in the principal plane to which it came to be formed in in the shape of [ which consists of an insulating layer, the wiring section by which patterning formation was carried out at this insulating layer, and many external connection lands formed in this wiring section / thin ] a sheet, and flattening of the mother substrate was carried out.

[Claim 2] The circuit block object according to claim 1 characterized by coming to form the above-mentioned external connection land in the wiring section of the maximum upper layer, or the wiring section of the lowest layer while the interlayer connection of the wiring section of at least one or more layers is carried out mutually and it is formed in a predetermined part.

[Claim 3] The circuit block object according to claim 2 characterized by carrying out membrane formation formation of the membrane formation component by the thin film technology or the thick-film technique, and constituting a membrane formation component built-in wiring circuit block object in the above-mentioned wiring circles.

[Claim 4] The circuit block object according to claim 3 characterized by for the above-mentioned membrane formation component being a passive element which consists of the resistor and capacitor in which membrane formation formation was carried out by the thin film technology, and an inductor by which membrane formation formation was carried out with the thick-film technique, and constituting a high frequency circuit block object.

[Claim 5] The circuit block object according to claim 1 characterized by forming the closure resin layer which closes this semiconductor chip while mounting a semiconductor chip on the above-mentioned wiring section, and constituting a semiconductor device.

[Claim 6] The circuit block object according to claim 5 with which the above-mentioned semiconductor chip and a closure resin layer have a front face ground, and are characterized by being thin-shape-ized.

[Claim 7] The circuit block object according to claim 5 characterized by forming in the above-mentioned wiring section an electrode pattern and many projection electrodes which consist of a metal membrane, and for the above-mentioned closure resin layer having a front face ground, and

exposing each above-mentioned projection electrode and a semiconductor chip to it.

[Claim 8] The circuit block object according to claim 7 characterized by preparing the metal ball terminal in each exposed above-mentioned projection electrode, respectively.

[Claim 9] The circuit block object according to claim 5 characterized by forming in it the closure resin layer which closes these while surface mount die parts and/or a semiconductor chip are mounted in the base of the above-mentioned wiring section.

[Claim 10] The circuit block object according to claim 5 characterized by grinding and thin-shape-izing the above-mentioned surface mount die parts and/or the semiconductor chip, and the closure resin layer.

[Claim 11] The release layer formation process which forms stratum disjunctum on the above-mentioned principal plane of the mother substrate which has the principal plane by which flattening was carried out. The insulation layer forming process which forms an insulating layer on the above-mentioned stratum disjunctum, and the wiring section formation process which carries out patterning of the wiring section which has many external connection lands to the above-mentioned insulating layer, and forms it in it, The manufacture approach of the circuit block object characterized by having the exfoliation process which exfoliates the thin circuit block object which consists of the above-mentioned insulating layer and the wiring section from the above-mentioned mother substrate through the above-mentioned stratum disjunctum.

[Claim 12] The 1st insulation layer forming process which carries out pattern NINGU of the 1st insulating layer, and forms it on the above-mentioned stratum disjunctum, The 1st wiring section formation process which forms the 1st wiring section in the opening pattern of the 1st insulating layer of the above by plating processing. The 2nd insulation layer forming process which forms the 2nd insulating layer on the 1st insulating layer of the above, and the 1st wiring section while carrying out pattern NINGU of two or more beer, The 2nd wiring section formation process which forms the 2nd wiring section containing the above-mentioned membrane formation component by which membrane formation formation is carried out with an external connection land and a thin film technology. or a thick-film technique on the insulating layer of the above 2nd is given. The manufacture approach of the circuit block object according to claim 11 characterized by forming the multilayer wiring section by performing each above-mentioned insulation layer forming process and a wiring section formation process by turns, respectively.

[Claim 13] The manufacture approach of the circuit block object according to claim 11 characterized by using a silicon substrate or a glass substrate for the above-mentioned mother substrate.

[Claim 14] The manufacture approach of the circuit block object according to claim 11 characterized by being the process at which the above-mentioned release layer formation process forms the stratum disjunctum which consists of a metal membrane layer on the principal plane of the above-mentioned mother substrate.

[Claim 15] The manufacture approach of the circuit block object according to claim 11 characterized by being the process which exfoliates the above-mentioned circuit block object from the stratum disjunctum which the above-mentioned exfoliation process becomes from the above-mentioned metal layer by being immersed in an acid solution or an alkali solution.

[Claim 16] The manufacture approach of the circuit block object according to claim 11 characterized by for two or more above-mentioned circuit block objects to continue, and to be formed on the principal plane to the above-mentioned mother substrate, and for the above-mentioned exfoliation process to be given, and to be separated and formed the above-mentioned circuit block object in one piece at a time after the cutting process divided on the above-mentioned mother substrate, respectively is given.

[Claim 17] The manufacture approach of the circuit block object according to claim 16 characterized by to be controlled to give the dummy layer formation process which forms a dummy layer on the principal plane of the above-mentioned mother substrate as a last process of the above-mentioned release layer formation process, to stop the cutter which separates the above-mentioned circuit block object, respectively in the above-mentioned dummy layer in the above-mentioned cutting process, and not to reach the principal plane of the above-mentioned mother substrate.

[Claim 18] The manufacture approach of the circuit block object according to claim 11 characterized by being the process at which the above-mentioned wiring section formation process forms the wiring section with a built-in membrane formation component of at least one or more layers which built in the membrane formation component by which membrane formation formation is carried out with a thin film technology or a thick-film technique on the above-mentioned insulating layer.

[Claim 19] The manufacture approach of the circuit block object according to claim 11 characterized by for the formation process of the above-mentioned membrane formation component consisting of a process which carries out membrane formation formation of a resistor and the capacitor by the thin film technology, and a process which carries out membrane

formation formation of the inductor with a thick-film technique, and constituting the above-mentioned wiring section as the high frequency circuit section by the above-mentioned membrane formation component.

[Claim 20] The manufacture approach of the circuit block object according to claim 11 characterized by giving the semi-conductor mounting process of mounting a semiconductor chip, and the closure resin layer formation process which forms the closure resin layer which closes this semiconductor chip to the above-mentioned wiring section of the maximum upper layer, and forming a semiconductor device.

[Claim 21] The manufacture approach of the circuit block object according to claim 20 characterized by giving the polish process which grinds and thin-shape-izes the front face of the above-mentioned semiconductor chip and a closure resin layer.

[Claim 22] The electrode formation process which forms the projection electrode which consists of a metal membrane to the electrode pattern formed in the above-mentioned wiring section of the maximum upper layer, The closure resin layer formation process which forms the closure resin layer which closes the semi-conductor mounting process of mounting a

semiconductor chip, and the above-mentioned projection electrode and a semiconductor chip. The manufacture approach of the circuit block object according to claim 11 characterized by giving the polish process at which the above-mentioned closure resin layer is ground and the above-mentioned projection electrode and a semiconductor chip are exposed.

[Claim 23] The manufacture approach of the circuit block object according to claim 22 characterized by giving the metal ball terminal formation process which forms a metal ball terminal in each exposed above-mentioned projection electrode, respectively.

[Claim 24] The manufacture approach of the circuit block object according to claim 11 characterized by giving the component-mounting process which mounts surface mount die parts and/or a semiconductor chip in the base of the above-mentioned wiring section.

[Claim 25] The manufacture approach of the circuit block object according to claim 24 characterized by giving the closure resin formation process which forms the closure resin layer which closes the surface mount die parts and/or the semiconductor chip which were mounted in the base of the above-mentioned wiring section.

[Claim 26] It comes to be formed in the shape of [ which consists of an insulating layer, the wiring section formed in this insulating layer by carrying out patterning, and many external connection lands formed in this wiring section / thin] a sheet. While being formed on the stratum disjunctum

formed in the principal plane to which flattening of the mother substrate was carried out The circuit block object formed by exfoliating from the above-mentioned mother substrate through this stratum disjunctum, It has the base substrate with which many connection lands were formed on the principal plane corresponding to each external connection land of the above-mentioned circuit block object. The wiring circuit apparatus characterized by connecting the above-mentioned circuit block object with the above-mentioned external connection land which faces each above-mentioned connection land, respectively, and being joined and mounted on the principal plane of the above-mentioned base substrate. [Claim 27] While a postbump is formed in each above-mentioned connection land, respectively, it comes to form the adhesives layer which covers the above-mentioned postbump to the principal plane of the above-mentioned base substrate, and becomes it from thermoplastics material. By carrying out thermocompression bonding of the above-mentioned circuit block object in the condition of piling up on the principal plane of the above-mentioned base substrate, each above-mentioned postbump runs through an adhesives layer, and is connected with the above-mentioned connection land. The wiring circuit apparatus according to claim 26 characterized by being joined and mounted on the above-mentioned base substrate.

[Claim 28] The wiring circuit apparatus according to claim 26 characterized by coming to form the above-mentioned external connection land in the wiring section of the maximum upper layer, or the wiring section of the lowest layer while the interlayer connection of the wiring section of at least one or more layers is carried out mutually and it is formed in a predetermined part.

[Claim 29] The wiring circuit apparatus according to claim 26 characterized by using the ceramic multilayer substrate which uses as a base material the ingredient chosen as the above-mentioned base substrate from an alumina, glass ceramic aluminite RAIDO, or a mullite.

[Claim 30] The wiring circuit apparatus according to claim 26 characterized by using the organic multilayer substrate which uses as a base material the ingredient chosen as the above-mentioned base substrate from glass epoxy, polyimide, bis-malate triazine resin, poly FENIRU ethylene resin, phenol resin, polyolefin resin, or polytetrafluoroethylene.

[Claim 31] A wiring circuit apparatus given in any 1 term of claim 29 characterized by using the build up substrate with which the high density wiring layer was formed in one [ at least ] principal plane for the above-mentioned base substrate of the epoxy resin of photosensitive or nonphotosensitivity, polyimide, or the dielectric resin material layer and

metal deposit of benz-cvclo-butene, or claim 30.

[Claim 32] The wiring circuit apparatus according to claim 31 characterized by mounting the above-mentioned circuit block object with a high frequency integrated circuit device or an integrated circuit chip on the above-mentioned build up base substrate, and receiving supply of a power source or a signal from the above-mentioned build up base substrate side. [Claim 33] The wiring circuit apparatus according to claim 26 characterized by for membrane formation formation of the membrane formation component being carried out by a thin film technology or thick-film description, and the above-mentioned circuit block object constituting a membrane formation component built-in wiring circuit block object in the above-mentioned wiring circles.

[Claim 34] The wiring circuit apparatus according to claim 26 which the above—mentioned membrane formation component is a passive element which consists of the resistor and capacitor in which membrane formation formation was carried out by the thin film technology, and an inductor by which membrane formation formation was carried out with the thick-film technique, and is characterized by the above—mentioned circuit block object constituting a high frequency circuit block object.

[Claim 35] The wiring circuit apparatus according to claim 26 characterized by mounting surface mount die parts or a chip directly on the wiring section of the above-mentioned circuit block object.

[Claim 36] The release layer formation process which forms stratum disjunctum on the above-mentioned principal plane of the mother substrate which has the principal plane by which flattening was carried out, The insulation layer forming process which forms an insulating layer on the above-mentioned stratum disjunctum, and the wiring section formation process which carries out patterning of the wiring section which has many external connection lands to the above-mentioned insulating layer, and forms it in it, The circuit block object formation process which forms a thin circuit block object through the exfoliation process which exfoliates the circuit block object which consists of the above-mentioned insulating layer and the wiring section through the above-mentioned stratum disjunctum from the above-mentioned mother substrate, The manufacture approach of the wiring circuit apparatus characterized by having the circuit block object junction process of joining and mounting the above-mentioned circuit block object on the principal plane of a base substrate.

[Claim 37] The postbump formation process which forms a postbump in each connection land of the above-mentioned wiring section, The junction process joined by carrying out thermocompression bonding processing in the

condition of piling up to the above-mentioned base substrate with which the adhesives layer which consists of thermoplastics material was formed is given, and the above-mentioned external connection land is received. The manufacture approach of the wiring circuit apparatus according to claim 36 characterized by making connection with the connection land formed in the above-mentioned base substrate when each above-mentioned postbump ran through the above-mentioned adhesives layer and joined, respectively. [Claim 38] The 1st insulation layer forming process which carries out pattern NINGU of the 1st insulating layer, and forms it on the above-mentioned stratum disjunctum, The 1st wiring section formation process which forms the 1st wiring section in the opening pattern of the 1st insulating layer of the above by plating processing, The 2nd insulation layer forming process which forms the 2nd insulating layer on the 1st insulating layer of the above, and the 1st wiring section while carrying out pattern NINGU of two or more beer. The 2nd wiring section formation process which forms the 2nd wiring section containing the above-mentioned membrane formation component by which membrane formation formation is carried out with an external connection land and a thin film technology, or a thick-film technique on the insulating layer of the above 2nd is given. The manufacture approach of the wiring circuit apparatus according to claim 36 characterized by forming the above-mentioned circuit block object with which each above-mentioned insulation layer forming process and a wiring section formation process consist of a multilayer layered product by being carried out by turns, respectively.

[Claim 39] the above-mentioned mother substrate — a silicon substrate or a glass substrate — \*\*\*\* — the manufacture approach of the wiring circuit apparatus according to claim 36 characterized by things.

[Claim 40] The manufacture approach of the wiring circuit apparatus according to claim 36 characterized by being the process at which the above-mentioned release layer formation process forms the stratum disjunctum which consists of a metal membrane layer on the principal plane of the above-mentioned mother substrate.

[Claim 41] The manufacture approach of the wiring circuit apparatus according to claim 36 characterized by being the process which exfoliates the above-mentioned circuit block object from the stratum disjunctum which the above-mentioned exfoliation process becomes from the above-mentioned metal layer by being immersed in an acid solution or an alkali solution. [Claim 42] The manufacture approach of the wiring circuit apparatus according to claim 36 characterized by for two or more above-mentioned circuit block objects to continue, and to be formed on the principal plane

to the above-mentioned mother substrate, and to give the above-mentioned exfoliation process, and to separate and form the above-mentioned circuit block object in one piece at a time after the cutting process divided on the above-mentioned mother substrate, respectively is given.

[Claim 43] The manufacture approach of the wiring circuit apparatus according to claim 42 characterized by being controlled to give the dummy layer formation process which forms a dummy layer on the principal plane of the above-mentioned mother substrate as a last process of the above-mentioned release layer formation process, to stop the cutter which separates the above-mentioned circuit block object, respectively in the above-mentioned dummy layer in the above-mentioned cutting process, and not to reach the principal plane of the above-mentioned mother substrate. [Claim 44] The manufacture approach of the wiring circuit apparatus according to claim 36 characterized by being the process at which the above-mentioned wiring section formation process forms the wiring section with a built-in membrane formation component of at least one or more layers which built in the membrane formation component by which membrane formation formation is carried out with a thin film technology or a thick-film technique on the above-mentioned insulating layer.

[Claim 45] The manufacture approach of the wiring circuit apparatus according to claim 36 characterized by for the formation process of the above-mentioned membrane formation component consisting of a process which carries out membrane formation formation of a resistor and the capacitor by the thin film technology, and a process which carries out membrane formation formation of the inductor with a thick-film technique, and constituting the above-mentioned wiring section as the RF circuit section by the above-mentioned membrane formation component.

[Claim 46] The manufacture approach of the wiring circuit apparatus according to claim 36 characterized by using the ceramic multilayer substrate which uses as a base material the ingredient chosen as the above-mentioned base substrate from an alumina, glass ceramic aluminite RAIDO. or a mullite.

[Claim 47] The manufacture approach of the wiring circuit apparatus according to claim 36 characterized by using the organic multilayer substrate which uses as a base material the ingredient chosen as the above-mentioned base substrate from glass epoxy, polyimide, bis-malate triazine resin, poly FENIRU ethylene resin, phenol resin, polyolefin resin, or polytetrafluoroethylene.

[Claim 48] The manufacture approach of a wiring circuit apparatus given in any 1 term of claim 46 characterized by using for the above-mentioned

base substrate the build up substrate with which the high density wiring layer was formed in one [ at least ] principal plane of the epoxy resin of photosensitive or nonphotosensitivity, polyimide, or the dielectric resin material layer and metal deposit of benz-cyclo-butene, or claim 47. [Claim 49] It comes to be formed in the shape of [ which consists of an insulating layer, the wiring section formed in this insulating layer by carrying out patterning, and many external connection lands formed in this wiring section / thin ] a sheet. While being formed on the stratum disjunctum formed in the principal plane to which flattening of the mother substrate was carried out The circuit block object formed by exfoliating from the above-mentioned mother substrate through this stratum disjunctum. The closure resin layer which closes the semiconductor chip mounted on the above-mentioned wiring section, and this semiconductor chip, It has the base substrate with which many connection lands were formed on the principal plane corresponding to each external connection land of the above-mentioned circuit block object. The semiconductor device characterized by connecting the above-mentioned circuit block object with the above-mentioned external connection land which faces each above-mentioned connection land, respectively, and being joined and mounted on the principal plane of the

above-mentioned base substrate. [Claim 50] The semiconductor device according to claim 49 carry out that come to be formed the adhesives layer cover the above-mentioned postbump to the principal plane of the above-mentioned base substrate, and become from thermoplastics material, and run an adhesives layer and each above-mentioned postbump is connected with the above-mentioned connection land by being carried out the thermocompression bonding of the above-mentioned circuit block object in the condition piled up on the principal plane of the above-mentioned base substrate while a postbump is formed in each above-mentioned connection land, respectively as the description.

[Claim 51] The semiconductor device according to claim 49 characterized by coming to form the above-mentioned external connection land in the wiring section of the maximum upper layer in which the above-mentioned semiconductor chip was mounted, or the wiring section of the lowest layer while the interlayer connection of the wiring section of at least one or more layers is carried out mutually and it is formed in a predetermined part.

[Claim 52] The semiconductor device according to claim 49 characterized by using the ceramic multilayer substrate which uses as a base material the ingredient chosen as the above-mentioned base substrate from an alumina, glass ceramic aluminite RAIDO, or a mullite.

[Claim 53] The semiconductor device according to claim 49 characterized by using the organic multilayer substrate which uses as a base material the ingredient chosen as the above-mentioned base substrate from glass epoxy, polyimide, bis-malate triazine resin, poly FENIRU ethylene resin, phenol resin, polyolefin resin, or polytetrafluoroethylene.

[Claim 54] A semiconductor device given in any 1 term of claim 52 characterized by using the build up substrate with which the high density wiring layer was formed in one [ at least ] principal plane for the above-mentioned base substrate of the epoxy resin of photosensitive or nonphotosensitivity, polyimide, or the dielectric resin material layer and metal deposit of benz-cyclo-butene, or claim 53.

[Claim 55] The semiconductor device according to claim 49 with which the above-mentioned semiconductor chip and a closure resin layer have a front face ground, and are characterized by being thin-shape-ized.

[Claim 56] The semiconductor device according to claim 49 characterized by forming in the above-mentioned wiring section an electrode pattern and many projection electrodes which consist of a metal membrane, and for the above-mentioned closure resin layer having a front face ground, and exposing each above-mentioned projection electrode and a semiconductor chip to it.

[Claim 57] The semiconductor device according to claim 56 characterized by preparing the metal ball terminal in each exposed above-mentioned projection electrode, respectively.

[Claim 58] The semiconductor device according to claim 49 characterized by having the above-mentioned circuit block object with which the closure resin layer which closes these was formed while surface mount die parts and/or a semiconductor chip are mounted in the base of the above-mentioned wiring section.

[Claim 59] The semiconductor device according to claim 50 characterized by grinding the front face of the above-mentioned semiconductor chip and a closure resin layer, and being thin-shape-ized.

[Claim 60] The release layer formation process which forms stratum disjunctum on the above-mentioned principal plane of the mother substrate which has the principal plane by which flattening was carried out, The circuit block object formation process which forms a thin circuit block object through the insulation layer forming process which forms an insulating layer on the above-mentioned stratum disjunctum, and the wiring section formation process which carries out patterning of the wiring section which has many external connection lands to the above-mentioned

insulating layer, and forms it in it, The semiconductor chip mounting process of mounting a semiconductor chip on the wiring section of the above-mentioned circuit block object. The closure resin formation process which forms the closure resin layer which closes the above-mentioned semiconductor chip on the wiring section of the above-mentioned circuit block object. The manufacture approach of the semiconductor device characterized by having the exfoliation process which exfoliates the circuit block object which mounted the upper semiconductor chip from the above-mentioned mother substrate through the above-mentioned stratum disjunctum, and the circuit block object junction process of joining and mounting the above-mentioned circuit block object on the principal plane of a base substrate.

[Claim 61] The postbump formation process which forms a postbump in each connection land of the above-mentioned wiring section. The junction process joined by carrying out thermocompression bonding processing in the condition of piling up to the above-mentioned base substrate with which the adhesives layer which consists of thermoplastics material was formed is given, and the above-mentioned external connection land is received. The manufacture approach of the semiconductor device according to claim 60 characterized by making connection with the connection land formed in the above-mentioned base substrate when each above-mentioned postbump ran through the above-mentioned adhesives laver and joined, respectively. [Claim 62] The manufacture approach of the semiconductor device according to claim 60 characterized by the above-mentioned semiconductor chip mounting process being a process which mounts the above-mentioned semiconductor chip in the wiring section of the maximum upper layer of the above-mentioned circuit block object with which the interlayer connection of the wiring section of at least one or more layers is mutually carried out, and it comes to form it in a predetermined part.

[Claim 63] the above-mentioned mother substrate — a silicon substrate or a glass substrate — \*\*\*\* — the manufacture approach of the semiconductor device according to claim 60 characterized by things.

[Claim 64] The manufacture approach of the semiconductor device according to claim 60 characterized by being the process at which the above-mentioned release layer formation process forms the stratum disjunctum which consists of a metal membrane layer on the principal plane of the above-mentioned mother substrate.

[Claim 65] The manufacture approach of the semiconductor device according to claim 60 characterized by being the process which exfoliates the above-mentioned circuit block object from the stratum disjunctum which the

above-mentioned exfoliation process becomes from the above-mentioned metal layer by being immersed in an acid solution or an alkali solution. [Claim 66] The manufacture approach of the semiconductor device according to claim 60 characterized by for two or more above-mentioned circuit block objects to continue, and to be formed on the principal plane to the above-mentioned mother substrate, and to give the above-mentioned exfoliation process, and to separate and form the above-mentioned circuit block object in one piece at a time after the cutting process divided on the above-mentioned mother substrate, respectively is given. [Claim 67] The manufacture approach of the semiconductor device according to claim 66 characterized by being controlled to give the dummy layer formation process which forms a dummy layer on the principal plane of the above-mentioned mother substrate as a last process of the above-mentioned release layer formation process, to stop the cutter which separates the above-mentioned circuit block object, respectively in the above-mentioned dummy layer in the above-mentioned cutting process, and not to reach the principal plane of the above-mentioned mother substrate.

[Claim 68] The manufacture approach of the semiconductor device according to claim 60 characterized by using the ceramic multilayer substrate which uses as a base material the ingredient chosen as the above-mentioned base substrate from an alumina, glass ceramic aluminite RATDO, or a mullite. [Claim 69] The manufacture approach of the semiconductor device according to claim 60 characterized by using the organic multilayer substrate which uses as a base material the ingredient chosen as the above-mentioned base substrate from glass epoxy, polyimide, bis-malate triazine resin, poly FENIRU ethylene resin, phenol resin, polyolefin resin, or polytetrafluoroethylene.

[Claim 70] The manufacture approach of a semiconductor device given in any 1 term of claim 68 characterized by using for the above-mentioned base substrate the build up substrate with which the high density wiring layer was formed in one [at least] principal plane of the epoxy resin of photosensitive or nonphotosensitivity, polyimide, or the dielectric resin material layer and metal deposit of benz-cyclo-butene, or claim 69. [Claim 71] The manufacture approach of the semiconductor device according to claim 60 characterized by giving the polish process which grinds and thin-shape-izes the front face of the above-mentioned semiconductor chip and a closure resin layer between the above-mentioned closure resin formation process and the above-mentioned exfoliation process. [Claim 72] The manufacture approach of the semiconductor device according

to claim 60 characterized by giving the electrode formation process which

forms in the above-mentioned wiring section an electrode pattern and many projection electrodes which consist of a metal membrane, and the polish process at which the front face of the above-mentioned closure resin layer is ground, and each above-mentioned projection electrode and a semiconductor chip are exposed.

[Claim 73] The manufacture approach of the semiconductor device according to claim 72 characterized by giving the metal ball terminal formation process which prepares a metal ball terminal in each exposed above-mentioned projection electrode, respectively.

## DETAILED DESCRIPTION

 $[ \hbox{\tt Detailed Description of the Invention}]$ 

[0001]

[Field of the Invention] This invention relates to the circuit block object with which thin shape-ization was attained and its manufacture approach, the wiring circuit apparatus with which it had this circuit block object, and high density thin shape-ization was attained and its manufacture approach, and the semiconductor device with which it had the above-mentioned circuit block object, and high density thin shape-ization was attained and its manufacture approach.

[0002]

[Description of the Prior Art] In recent years, in various kinds of electronic equipment etc., the formation of small lightweight, advanced features. or multi-functionalization is attained. and small high-density-assembly-ization is attained also about the wiring circuit apparatus and semiconductor device which are built in. While detailed-izing of the beer of a wiring circuit or constriction-ization of a wiring nitch attained. as for the wiring circuit apparatus. high-density-assembly-ization is attained by the miniaturization of an IC package, the formation of many pins, bare chip mounting of a semiconductor chip, and the pan by ED, such as a miniaturization of passive elements. such as a capacitor and a resistor, and surface-mount-izing. Manufacture with the conventional technique or mounting of as opposed to a substrate in connection with progress of a miniaturization is [ in / on the other hand / a passive element] very difficult. Therefore, in the wiring circuit apparatus, the membrane formation component built-in wiring circuit apparatus which formed membranes directly and formed the passive element the principal plane top of the circuit board and in the layer is also proposed.

[0003] It comes to carry out membrane formation formation of a resistor or the capacitor using the thick-film technique in which this membrane formation component built-in wiring circuit apparatus prints the paste of a metal or an insulator with screen printing etc. on a ceramic substrate. However, formation of the passive element by the thick-film technique has difficulty in pattern precision or thickness precision, and has the problem that sufficient dependability is not acquired by variations, such as repeatability. Moreover, since high temperature processing was performed in order to make the paste applied on the substrate sinter, the substrate which has thermal resistance had to be used, the ingredient was restricted and formation of the passive element by the thick-film technique had the problem of being comparatively expensive.

[0004] On the other hand, also in the semiconductor device, the so-called system large-scale-integrated-circuit(LSI:large-scall integrate circuit)—ization which collects a predetermined function to one semiconductor chip is attained. Moreover, in the semiconductor device, the system LSI by which the function which changes with progress of a process technique like for example, a logic function, a memory function or an analog function, and a digital function was loaded together is also offered. Furthermore, in the semiconductor device, the demand of small and thin-shape—izing is also large, for example, mechanical, chemical, or performing polish processing and attaining thin shape—ization by the approach of the both, are also performed from the rear face in the state of the wafer in the semi-conductor.

[0005] However, since a system LSI was structure which loads together each functional block through multiple processes, the number of processes increased and it had the problem of increase of production time, the fall of the yield, etc. having arisen as a result, and becoming a cost rise. In a semiconductor device, in order to solve the trouble of this system LSI, correspondence of multi-chip-module (MCM:multi--chip-module)-izing is also achieved. This MCM manufactures functional block of each process as a semiconductor chip according to individual, mounts these semiconductor chips on the same wiring substrate, and realizes the same function as a system LSI by the semi-conductor module.

[Problem(s) to be Solved by the Invention] In the wiring circuit apparatus, in order to solve the trouble mentioned above, as shown in <u>drawing 29</u> and <u>drawing 30</u>, examination of the membrane formation component built—in wiring circuit apparatus using thin film coating technology, such as the photographic method and sputtering method and vacuum deposition, is achieved. An insulating layer 102 is formed in the principal plane of the core substrate 101, and, as for the wiring circuit apparatus 100 shown in <u>drawing 29</u>, membrane formation formation of the resistor 104 is carried out with the circuit pattern 103 on this insulating layer 102. The resistor 104 is formed of nickel-Cronium (nickel-Cr), tantalum mitride (TaN) or a tantalum (Ta), etc. In addition, a temperature coefficient (TCR) is 100PPM/degree C or less in small value, and tantalum nitride is suitably used from excelling in the stability of a life property.

[0007] Moreover, membrane formation formation of the capacitor 106 is carried out between both-ends 103of circuit pattern 103 which core substrate 101 with which insulating layer 102 was formed in principal plane like wiring circuit apparatus 100 which mentioned above wiring circuit apparatus 105 shown in <a href="mailto:drawing 30">drawing 30</a> was used, and was formed on insulating layer 102 which faces a, and 103b. While a dielectric layer 107 is formed by the detail on lower circuit pattern 103a, as for a capacitor 106, it comes to carry out laminating formation of the up circuit pattern 103b on this dielectric layer 107. The dielectric layer 107 is formed with tantalum oxide (Ta 205), silicon nitride (Si3N4) or barium titanate (BaTiO), etc. Tantalum oxide can carry out direct membrane formation formation on a substrate by the sputtering method, and by anodizing a tantalum layer and a tantalum nitride layer, on the front face, an oxide is grown up and it can form the tantalum oxide film of desired thickness.

[0008] In the wiring circuit apparatus, the silicon substrate which has conductivity so that it may function, in case a passive element is formed in a core substrate, for example is used. For this reason, in a wiring circuit apparatus, when it mounts, for example in a mother substrate etc., in order to connect between many lands and the lands of a mother substrate which were formed in the circuit pattern by the wirebonding method, a terminal pattern is formed in the front face of the passive element formative layer. Therefore, in the wiring circuit apparatus, the terminal pattern formation process and the wirebonding process were required. [0009] By the way, in a communication terminal device etc., it has become indispensable for it to be able to carry by the small light weight, and

it has the high frequency module which performs transform processing of the high frequency signal of an analog in the transceiver section. The high frequency module 110 shown in <u>drawing 31</u> comes to carry out laminating formation of the high frequency component layer 112 which formed the membrane formation passive element in the layer with the thin film technology or the thick-film technique on the base substrate section 111. As for the high frequency component layer 112, the 1st wiring layer 115 is formed through an insulating layer 114 on the circuit pattern 113 of the base substrate section 111. The circuit pattern 113 and the 1st wiring layer 115 of the base substrate section 111 are connected through the beer 116 which formed the high frequency component layer 112 in the insulating layer 114.

[0010] It comes to carry out membrane formation formation of a resistor 117 and a capacitor 118 which were mentioned above to the 1st wiring layer 115 at the RF component layer 112. The 2nd insulating layer 119 is formed on the 1st wiring layer 115 at the RF component layer 112, and it comes to carry out laminating formation of the 2nd wiring layer 120 on this 2nd insulating layer 119 through beer 116 further. The inductor 121 is formed in this 2nd wiring layer 120 at the RF component layer 112. In addition, about an inductor 121, it is formed by the thick-film formation technique by plating etc. from loss of gain, without generally being formed of the thin film coating technology by the sputtering method etc.

[0011] By the way, in this high frequency module 110, since a highly precise resistor 117 and a highly precise capacitor 118 are formed of thin film coating technology, such as the sputtering method, on the base substrate section 111, the contact alignment property at the time of maintenance of the heat-resistant property over the rise of the skin temperature at the time of sputtering or the depth of focus at the time of lithography and masking etc. is needed for the base substrate section 111. While highly precise surface smoothness is needed for the base substrate section 111 for this reason, insulation, thermal resistance, or chemical resistance is required.

[0012] In the high frequency module 110, Si substrate and the glass substrate which have this property in the core substrate of the base substrate section 111 are used, and membrane formation formation of a low loss passive element comes to be enabled by LSI and another process by low cost. The high frequency module 110 was using Si substrate and a glass substrate, and it became able [the area] to reduce component size to about 1/100 while formation of a highly precise passive element was possible as compared with the wet etching method which forms a circuit pattern in the formation approaches, such as a pattern, and printed-circuit board by printing used with the conventional ceramic module technique. The high

frequency module 110 is using Si substrate and a glass substrate, and became possible [also raising the operating threshold frequency band of a membrane formation passive element to 20GHz].

[0013] However, in the high frequency module 110, since it mounted, for example in a mother substrate etc., as it mentioned above, the connection process by formation, the wirebonding method, etc. of a land is needed for the high frequency component layer 112. As for the high frequency module 110, supply wiring or control-system signal wiring of a power source or a gland is performed from the base substrate section 111 side to the high frequency component layer 112 which the circuit pattern of a high frequency signal system consisted of. While electromagnetic interference arises between the base substrate section 111 and the high frequency component layer 112, the problem of becoming the cost rise by forming a wiring layer in a multilayer is also produced [in / for this reason / the high frequency transceiver module 110].

[0014] About a high frequency module, in order to solve the trouble resulting from the silicon substrate mentioned above or a glass substrate, application of the organic wiring substrate which can be multilayered is considered by the comparison-low price generally used to conventional wiring substrate equipment. With this high frequency module constituting the high frequency signal circuit section in a high frequency component layer while constituting a power source, the wiring section of a gland, and the wiring section of a control system in the base substrate section by using an organic wiring substrate, both electromagnetic separation is achieved, generating of electromagnetic compatibility is controlled and improvement in a property comes to be achieved. Since it becomes possible [a high frequency module] to form wiring of the power source and gland which have sufficient area for the base substrate section, high current supply of a regulation is performed.

[0015] However, a high frequency module has the problem that a highly precise membrane formation passive element cannot be formed from fully not having the property of the silicon substrate which the base substrate mentioned above, or a glass substrate, when forming a high frequency component layer in the upper part by using a multilayer-interconnection substrate as a base substrate. Moreover, since curvature has a multilayer-interconnection substrate in itself, in case a high frequency module performs a patterning process one by one, it has the problem that alignment precision, such as a circuit pattern of each class, falls, and it is not manufactured with high precision. Furthermore, since there was also big irregularity with the circuit pattern formed in this while the

front face of a multilaver-interconnection substrate is comparatively coarse, the high frequency module had the problem that formation of the highly precise membrane formation passive element of which surface smoothness is required was difficult. Since a high frequency module had the small thermal resistance of a multilayer-interconnection substrate. it had the problem that it was difficult to give a sputtering process. [0016] On the other hand, also in the semiconductor device 130 shown in drawing 32, an organic substrate and a ceramic substrate are used as a wiring substrate 131, and pattern formation of the wiring layers 134 and 135 is carried out to the front flesh-side principal plane through insulating layers 132 and 133, respectively. Although a semiconductor device 130 is not illustrated to wiring layers 134 and 135, while a membrane formation component etc. is formed if needed [ a proper circuit pattern or if needed / proper ], on the other hand, face down mounting of the semiconductor chip 136 is carried out on a principal plane. A semiconductor device 130 is performed through the wiring layer 134 of a front flesh side. and the through hole 137 which the connection between 135 formed in the wiring substrate 131. While covering wiring layers 134 and 135 and forming solder resist layers 138 and 139, the connection terminal 142 and the external connection electrode 143 are formed in the semiconductor device 130 through beer 140 and 141.

[0017] By the way, in a semiconductor device 130, since the pitch of the wiring pass formed in the principal plane of these wiring substrates 131 is [ manufacture conditions to min ] about 100 um extent, when much connection is made between each semiconductor chip 136, the wiring substrate 131 with which a big area or a big wiring layer was multilayered is needed. Moreover, in a semiconductor device 130, when it mounts a semiconductor chip 136 in the front flesh-side principal plane of the wiring substrate 131, connection between each semiconductor chip 136 or a circuit pattern is made through a through hole 137. In a semiconductor device 130, from processing conditions etc., since a through hole 137 and a land become [ min or about 50 um(s) and the diameter of a land ] larger [ min ] than about 50 um(s) about the aperture, the wiring substrate 131 which has a big area is needed.

[0018] From the trouble resulting from the wiring substrate 131 which mentioned the semiconductor device 130 above, while the wiring pass to which between each semiconductor chip 136 is connected becomes long, it is placed between wiring pass by many beer halls 140 and 141 with multilayering. For this reason, the semiconductor device 130 had the problem that the L-C-R component of wiring pass became large, and the engine performance

deteriorated as compared with a system LSI.

[0019] Moreover, in the semiconductor device 130, since it mounted in a mother substrate etc. as mentioned above, the external connection electrode 143 for connection was formed in the rear face of the wiring substrate 131, and neither a semiconductor chip nor other electronic parts were able to be mounted to this rear face. There was [ in / for this reason / a semiconductor device 130 ] a problem that incorporation of the circumference circuit of a semiconductor chip 136 and mounting of high density to the wiring substrate 131 became difficult.

[0020] On the other hand, in order to attain thin shape-ization in a semiconductor device 130, the method of mounting the semiconductor chip 136 ground in the state of the wafer in the wiring substrate 131 is also adopted. However, the handling after grinding, since the mechanical strength has deteriorated was difficult for the thin-shape-ized semiconductor chip 136, for example, the crack arose at the time of the handling of conveyance to degree process etc., and there was a problem of a chip occurring at the time of dicing processing for piece[ of an individual ]-izing. Moreover, also when the thin-shape-ized semiconductor chip 136 was mounted in the wiring substrate 131, it had the problem of being easy to generate a chip chip and a crack.

[0021] Since it is difficult in a semiconductor device 130 to form front flesh-side face-to-face flow structure although improvement in the dependability in a wiring layer is achieved by using the silicon substrate and glass substrate which are excellent in surface smoothness or thermal resistance as mentioned above, it is difficult to mount a semiconductor chip in a front rear face, and to attain densification. Moreover, in a semiconductor device 130, it becomes easy to produce curvature in the wiring substrate 131 according to the difference in the wiring consistency in each wiring layer etc. Especially the semiconductor device 130 had the problem that poor solder arose and dependability deteriorated, when the wiring substrate 131 which consists of an organic substrate was used, and generating of the curvature of the wiring substrate 131 became still larger with the heat by which a load is carried out at the mounting process of a semiconductor chip 136, for example, having been mounted in a mother substrate.

[0022] Therefore, this invention pays its attention to the silicon substrate and glass substrate which have the properties that surface smoothness is curvature well, such as being small. By passing through an exfoliation process, after forming a wiring layer with a built-in membrane formation component through an insulating layer with a thin film technology

or a thick-film technique by making this into a mother substrate, high degree of accuracy, The circuit block object which is thin-shape-ized with high efficiency and high-reliability, and plans the miniaturization of a package, and a low price, and its manufacture approach, It is proposed for the purpose of offering the semiconductor device which equips a wiring circuit apparatus equipped with this circuit block object, and its manufacture approach list with a circuit block object, and its manufacture approach.

Γ00231

[Means for Solving the Problem] While formed on the stratum disjunctum formed in the principal plane to which came to be formed in in the shape of [ which consists of an insulating layer, the wiring section by which patterning formation was carried out at this insulating layer, and many external connection lands formed in this wiring section / thin ] a sheet, and flattening of the mother substrate was carried out, the circuit block object concerning this invention which attains the purpose which mentioned above exfoliates from a mother substrate, and it comes to be formed it through this stratum disjunctum.

[0024] According to the circuit block object concerning this invention constituted as mentioned above, a highly precise flat response, By the contact alignment property at the time of maintenance of a heat-resistant property or the depth of focus at the time of lithography and masking being manufactured on the mother substrate who is good and has insulation and chemical resistance Without being influenced by the curvature of a substrate, and surface irregularity, it has detailed wiring pass, and high density assembly, such as a semiconductor chip and electronic parts, is made possible, a highly precise membrane formation component is built in, or the reliable wiring section is formed [ it is highly precise and ]. Therefore, according to the circuit block object, a reliable wiring circuit apparatus is constituted by joining to a base substrate etc.

[0025] Moreover, the manufacture approach of the circuit block object concerning this invention which attains the purpose mentioned above The release layer formation process which forms stratum disjunctum on the above-mentioned principal plane of the mother substrate which has the principal plane by which flattening was carried out, It comes to have the exfoliation process which exfoliates the thin circuit block object which consists of an insulating layer and the wiring section from a mother substrate through the insulation layer forming process which forms an insulating layer on stratum disjunctum, the wiring section formation process which carries out patterning formation of the wiring section which

has many external connection lands in an insulating layer, and stratum disjunctum.

[0026] According to the manufacture approach of the circuit block object concerning this invention which has the above process Because the contact alignment property at the time of maintenance of a highly precise flat response, a heat-resistant property, or the depth of focus at the time of lithography and masking manufactures a circuit block object on the mother substrate who is good and has insulation and chemical resistance The circuit block [which is highly precise and has the reliable wiring section] object which has detailed wiring pass, builds in a highly precise membrane formation component, or makes possible high density assembly, such as a semiconductor chip and electronic parts, is manufactured efficiently, without being influenced by the curvature of a substrate, and surface irregularity.

[0027] Furthermore, the wiring circuit apparatus concerning this invention which attains the purpose mentioned above comes to have a circuit block object and the base substrate with which many connection lands were formed on the principal plane corresponding to each external connection land of a circuit block object. Through this stratum disjunctum, from a mother substrate, a wiring circuit apparatus exfoliates and is formed while it is formed on the stratum disjunctum formed in the principal plane to which it came to be formed in in the shape of [which consists of an insulating layer, the wiring section by which patterning formation was carried out at this insulating layer, and many external connection lands formed in this wiring section / thin ] a sheet, and flattening of the mother substrate was carried out. A circuit block object is connected with the external connection land which faces each connection land, respectively, and it joins and comes to mount a wiring circuit apparatus on the principal plane of a base substrate.

[0028] According to the wiring circuit apparatus concerning this invention constituted as mentioned above, maintenance of a highly precise flat response, a heat-resistant property, or the depth of focus at the time of lithography, The contact alignment property at the time of masking is good. It is influenced by neither the curvature of a base substrate, nor surface irregularity by being manufactured on the mother substrate who has insulation and chemical resistance, but has detailed wiring pass. It has the circuit block [in which it was highly precise and the reliable wiring section was formed] object which builds in a highly precise membrane formation component, or makes possible high density assembly, such as a semiconductor chip and electronic parts. Therefore, while improvement in

a property is achieved by the wiring section and the circuit section by the side of a base substrate being separated electrically and electromagnetic, and generating of a mutual interference being controlled according to the wiring circuit apparatus, since it is possible to form wiring of a power source, a gland, etc. which have sufficient area for a base substrate side, high current supply of a regulation comes to be performed.

[0029] The manufacture approach of the wiring circuit apparatus concerning this invention which attains the purpose mentioned above further again has the circuit block object formation process which forms a circuit block object through a mother substrate, and the circuit block object junction process of joining and mounting a circuit block object on the principal plane of a base substrate, and manufactures a wiring circuit apparatus. A circuit block object formation process forms a thin circuit block object through the release layer formation process which forms stratum disjunctum on the principal plane to which flattening of the mother substrate was carried out, the insulation layer forming process which form an insulating layer on stratum disjunctum, the wiring section formation process which carry out patterning formation of the wiring section which has many external connection lands in an insulating layer, and the exfoliation process which exfoliate the circuit block object which consists of an insulating layer and the wiring section from a mother substrate through stratum disjunctum. [0030] According to the manufacture approach of the wiring circuit apparatus concerning this invention which has the above process Maintenance of a highly precise flat response, a heat-resistant property, or the depth of focus at the time of lithography, Because it is good and manufacture a circuit block object on the mother substrate who has insulation and chemical resistance, and the contact alignment property at the time of masking joins this circuit block object to a base substrate and manufactures a wiring circuit apparatus The wiring [ which is influenced by neither the curvature of a base substrate nor surface irregularity, but has detailed wiring pass, contains a highly precise membrane formation component, or makes possible high density assembly, such as a semiconductor chip and electronic parts. I circuit apparatus which is highly precise and has the reliable wiring section is manufactured efficiently. Since it is possible to form wiring of the power source and gland which have sufficient area for a base substrate side while according to the manufacture approach of a wiring circuit apparatus the wiring section and the circuit section by the side of a base substrate are separated electrically and electromagnetic, generating of a mutual interference is controlled and improvement in a

property is achieved, the wiring circuit apparatus with which high current supply of a regulation is performed is manufactured.

[0031] Moreover, the semiconductor device concerning this invention which attains the purpose mentioned above comes to have the circuit block object formed in the shape of [ thin ] a sheet, the closure resin layer which close the semiconductor chip mounted on the wiring section of this circuit block object, and this semiconductor chip, and the base substrate with which many connection lands were formed on the principal plane corresponding to each external connection land of a circuit block object. A circuit block object consists of many external connection lands formed in an insulating layer and this insulating layer at the wiring section by which patterning formation was carried out, and this wiring section.

[0032] The contact alignment property at the time of maintenance of a highly precise flat response, a heat-resistant property, or the depth of focus at the time of lithography and masking is good, and is manufactured on the mother substrate who has insulation and chemical resistance, and, according to the semiconductor device concerning this invention constituted as mentioned above, a semiconductor chip is mounting-ized by high density with high precision by having the circuit block object which is influenced by neither the curvature of a base substrate, nor surface irregularity, but has detailed wiring pass. While according to the semiconductor device the wiring section which mounted the semiconductor chip, and the circuit section by the side of a base substrate are separated electrically and electromagnetic, generating of a mutual interference is controlled and improvement in a property is achieved, since it is possible to form wiring of the power source and gland which have sufficient area for a base substrate side, high current supply of a regulation comes to be performed. While according to the semiconductor device grinding a semiconductor chip and closure resin and attaining thin shape-ization, generating of the chip of a semiconductor chip, a crack, etc. also comes to be reduced.

[0033] Furthermore, the manufacture approach of the semiconductor device concerning this invention which attains the purpose mentioned above The circuit block object formation process which forms a circuit block object thin in a mother substrate top, The semi-conductor mounting process of mounting a semiconductor chip in a circuit block object, and the closure resin formation process which forms the closure resin layer which closes a semiconductor chip on the wiring section of a circuit block object, It comes to have the exfoliation process which exfoliates the circuit block object which mounted the upper semiconductor chip from the mother substrate through stratum disjunctum, and the circuit block object junction process

of joining and mounting a circuit block object on the principal plane of a base substrate. A circuit block object formation process consists of the release layer formation process which forms stratum disjunctum on the principal plane of the mother substrate which has the principal plane by which flattening was carried out, an insulation layer forming process which forms an insulating layer on stratum disjunctum, and a wiring section formation process which carries out patterning formation of the wiring section which has many external connection lands in an insulating layer. [0034] According to the manufacture approach of the semiconductor device concerning this invention which has the above process Maintenance of a highly precise flat response, a heat-resistant property, or the depth of focus at the time of lithography, Because it is good and manufacture a circuit block object on the mother substrate who has insulation and chemical resistance, and the contact alignment property at the time of masking joins this circuit block object to a base substrate and manufactures a semiconductor device A semiconductor device with the high dependability which the detailed wiring pass influenced by neither the curvature of a base substrate nor surface irregularity is formed, and makes possible highly precise high density assembly of a semiconductor chip is manufactured efficiently. Since it is possible to form wiring of the power source and gland which have sufficient area for a base substrate side while according to the manufacture approach of a semiconductor device the wiring section, and a semiconductor chip and the circuit section by the side of a base substrate are separated electrically and electromagnetic. generating of a mutual interference is controlled and improvement in a property is achieved, the semiconductor device with which high current supply of a regulation is performed is manufactured. While according to the manufacture approach of a semiconductor device grinding a semiconductor chip and closure resin and attaining thin shape-ization, generating of the chip of a semiconductor chip, a crack, etc. also comes to be reduced. [0035]

[Embodiment of the Invention] Hereafter, the gestalt of operation of this invention is explained to a detail with reference to a drawing. The circuit block object 2 shown as a gestalt of operation is mounted in the high frequency module 4 with which a pocket communication terminal device etc. is equipped and which performs transform processing of the high frequency signal of an analog with a TERODAIN method or a direct conversion method to a supermarket in the transceiver section. As shown in process drawing shown in <a href="mailto:drawing1">drawing1</a>, after being manufactured on the mother substrate 1, it dissociates from the mother substrate 1 through an exfoliation process,

and it is joined to the base substrate 3 which consists of a multilayer-interconnection substrate, and the circuit block object 2 constitutes the high frequency module 4. The high frequency module 4 constitutes wiring of an electrical power system to as opposed to the upper circuit block object 2 in the base substrate 3 side, wiring of a control system, or a grand side.

[0036] In the production process of the high frequency module 4, the mother substrate 1 shown in drawing 2 is supplied to a production process. It has insulation, thermal resistance, or chemical resistance, and formation of a highly precise flat side is possible to the mother substrate 1, Si substrate and a glass substrate with high rigidity are used for it, and the circuit block object 2 is manufactured on the principal plane through each process which mentions a detail later. In a production process. maintenance of the heat-resistant property over the rise of the skin temperature at the time of sputtering or the depth of focus at the time of lithography and improvement in the contact alignment property at the time of masking come to be achieved by using this mother substrate 1. Therefore, in a production process, as compared with the conventional print processes, the wet etching method, etc., it is reduced to about 1/100 in area, and size enables manufacture of the highly precise circuit block object 2 with which an operating threshold frequency band is also raised to 20GHz.

[0037] As mentioned above, the base material 5 of the mother substrate 1 consists of an Si substrate or a glass substrate, and a production process makes the 1st process the release layer formation process (s-1) which carries out membrane formation formation of the stratum disjunctum 6 on the principal plane of this base material 5 formed in the highly precise flat side. stratum disjunctum 6 consists of metal layers by which membrane formation formation was carried out with the proper membrane formation technique, such as a copper layer and an aluminum layer, and as shown in drawing 2, thickness becomes about 1000A by the spatter on the principal plane of a base material 5 -- as -- uniform thickness -- with -- \*\*\* -while covering the whole surface and carrying out membrane-formation formation, thickness comes to carry out membrane-formation formation of the resin layer which are 1 thru/or 2um extent, for example, the polyimide-resin layer, with a spin coat method on the front face of this metal layer Although the mother substrate 1 forms the circuit block object 2 which consists of a layered product of two or more layers on the principal plane so that it may mention later, it does so the operation to which stratum disjunctum 6 exfoliates the circuit block object 2 in the exfoliation process mentioned later.

[0038] A production process makes the 2nd process the 1st insulation laver forming process (s-2) which carries out membrane formation formation of the 1st insulating layer 7 on the stratum disjunctum 6 of the mother substrate 1. The 1st insulating layer 7 is formed of the insulating dielectric material which was excellent in low Tandelta, i.e., a RF property, with the low dielectric constant, and was excellent in thermal resistance or chemical resistance. Polvimide, benz-cyclo-butene (BCB), poly norbornene (PNB), a liquid crystal polymer (LCP) or an epoxy resin, and acrylic resin are used for insulating dielectric material. the 1st insulating layer 7 is shown in drawing 3 -- as -- the membrane formation technique in which it is proper on stratum disjunctum 6 -- a predetermined pattern -- with -- \*\*\*\* -- it is formed. When photosensitive insulating dielectric material is used, direct pattern formation of the 1st insulating layer 7 is carried out on stratum disjunctum 6 by the FOTORISO graphic method. When nonphotosensitivity insulating dielectric material is used, pattern formation of the 1st insulating layer 7 is carried out on stratum disjunctum 6 by for example, the FOTORISO graphic method and the dry etching method. [0039] A production process makes the 3rd process the 1st wiring layer formation process (s-3) which carries out membrane formation formation of the 1st wiring layer 8 which consists of a metal deposit on stratum disjunctum 6 corresponding to opening of the 1st insulating layer 7 by which pattern formation was carried out as plating processing was performed and mentioned above to the mother substrate 1. By performing coppering processing bv using stratum disjunctum electrical-potential-difference impression electrode for example, a production process plates copper to the exposed part of the stratum disjunctum 6 corresponding to opening of the 1st insulating layer 7, and forms the 1st wiring layer 8 controlled to become the almost same thickness as the 1st insulating layer 7 as shown in drawing 4.

[0040] The 1st wiring layer 8 and 1st insulating layer 7 constitute the stripped plane at the time of exfoliating the circuit block object 2 from the mother substrate 1 so that an interface with stratum disjunctum 6 may mention later. The junction stabilized when joining the 1st wiring layer formation process to the base substrate 3 by forming the 1st wiring layer 8 with the thick-film formation technique by coppering so that it may mention forming this stripped plane in a highly precise flat side later as possible is made to be performed. Moreover, as for the 1st wiring layer 8, it is desirable to have sufficient thickness from being constituted as the gland in the circuit block object 2 or a power supply section, and it

is suitably formed by the thick-film formation technique by plating. [0041] Although the 1st wiring layer 8 was made to carry out direct membrane formation formation on stratum disjunctum 6 by coppering, you may make it form it on the substrate layer by the golden-nickel formed, for example on stratum disjunctum 6. The 1st wiring layer 8 acts effectively as a connection terminal area this substrate layer minds the land formed in the base substrate 3 grade so that it might mention later, a solder bump, etc. [0042] While forming the metal layer of for example, golden-nickel-copper, performing etching processing to this metal layer and forming a circuit pattern by plating, a spatter, etc., for example on stratum disjunctum 6, you may make it form an insulating layer about the 1st wiring layer 8 and 1st insulating layer 7 with the additive process which forms a plating resist layer, for example on stratum disjunctum 6, and forms a predetermined circuit pattern by plating.

[0043] A production process makes the 4th process the 2nd insulation layer forming process (s-4) which continues and forms the 2nd insulating layer 9 in the whole surface at the upper layer of the 1st insulating layer 7 and the 1st wiring layer 8. The 2nd insulating layer 9 is formed of the same insulating dielectric material as the 1st insulating layer 7 mentioned above. In the 2nd insulation layer forming process, formation of two or more beer 10 which makes the predetermined part of the 1st wiring layer 8 expose is also performed. Each beer 10 attaches in the front face of the 2nd insulating layer 9 the mask which formed the predetermined pattern in the case of photosensitive insulating dielectric material, and forms it directly with a FOTORISO graphic method. Each beer 10 performs laser radiation to the 2nd insulating layer 9, and you may make it form it by the proper approach of forming a hole.

[0044] a circuit pattern with a production process proper on the 2nd insulating layer 9 — with — \*\*\*\*\* — the 2nd wiring layer formation process (s-5) which forms the 2nd wiring layer 11 is made into the 5th process. The 2nd wiring layer 11 is formed of the thin film coating technology by the thick-film formation technique by the coppering mentioned above, the sputtering method, etc., and as shown in drawing 5, it comes to plan connection with the 1st wiring layer 8 through each beer 10. Laminating formation of the 2nd wiring layer 11 is carried out on each class which was formed on the principal plane of the mother substrate 1 with which surface smoothness was held and which was mentioned above. Therefore, the 2nd wiring layer formation process forms the 2nd very highly precise wiring layer 11 by using an organic substrate as a base material like before as

compared with the multilayer printed circuit board by which laminating formation of the multilayer wiring layer is carried out.

[0045] A production process makes the 6th process the thin-film formation process (s-6) which forms the thin film of a thin film resistor 12 or thin film capacitor 13 grade in the 2nd wiring layer 11 as shown in drawing 6. In addition, of course in a thin-film formation process, you may make it also form in the 2nd wiring layer 11 an inductor which is mentioned later. Between the resistor formation parts formed in the 2nd wiring layer 11 as mentioned above, a thin film resistor 12 forms resistor formation ingredients, such as nickel-chromium, and tantalum nitride or a tantalum. by thin film coating technology, such as a FOTORISO graphic method, the sputtering method, and vacuum deposition, and is formed. The formation approach of a thin film resistor 12 is formed through the process which forms a tantalum nitride layer by the lift-off method for example, on the 2nd insulating layer 9 corresponding to a formation part, the process which carries out sputtering of the tantalum nitride after performing resist processing on this tantalum nitride layer, and the process which removes the tantalum nitride for a resist layer.

[0046] The formation approach of the thin film capacitor 13 is formed through the process which coats a resist on the whole surface except a capacitor formation part, the anodic oxidation process to which electric field are applied so that tantalum nitride may serve as an anode plate in the electrolytic solutions, such as ammonium pentaborate, and an up electrode formation process on the 2nd wiring layer 11. An anodic oxidation process is a process which performs anodizing which impresses 100V and the electric field for about 30 minutes to tantalum nitride, a tantalum nitride layer oxidizes and a tongue TARUOKI site layer is formed. While pattern NINGU of a resist is performed by photograph RISOGURAFU processing so that it may leave only a circuit pattern required for the 2nd wiring layer 11, the up electrode which masking is performed after removing a resist in a tongue TARUOKI site layer, for example, consists of a nickel layer and a copper layer by the lift-off method is formed.

[0047] In a production process, as mentioned above, the contact alignment property at the time of maintenance of a highly precise flat side, a heat-resistant property, or the depth of focus at the time of lithography and masking is good, and it is using the mother substrate 1 which has insulation and chemical resistance, and the highly precise thin film resistor 12 and the thin film capacitor 13 are formed in the 2nd wiring layer 11, without being influenced by the heat at the time of sputtering, the chemical of etching, etc.

[0048] A production process makes the 7th process the 3rd insulation layer forming process (s-7) which forms the 3rd insulating layer 14 which covers the 2nd wiring layer 11 and thin film resistor 12, and the thin film capacitor 13. This 3rd insulating layer 14 is also formed of the same insulating dielectric material as the 1st insulating layer 7 and the 2nd insulating layer 9 which were mentioned above. Also in the 3rd insulation layer forming process, formation of two or more beer 15 which makes the up electrode of the predetermined part of the 2nd wiring layer 11 or the thin film capacitor 13 expose as shown in drawing 7 is also performed. The mask in which the predetermined pattern was formed as well as the beer 10 formed in the 2nd insulating layer 9 mentioned above is attached in the front face of the 3rd insulating layer 14, and each beer 15 is also formed by the FOTORISO graphic method.

[0049] A production process makes the 8th process the 3rd wiring layer formation process (s-8) which forms the 3rd wiring layer 16 on the 3rd insulating layer 14. The 3rd wiring layer 16 is formed by the approach of forming a copper circuit pattern by thin film coating technology, such as for example, the sputtering method, and the thick-film formation technique by coppering etc. The formation process of the 3rd wiring layer has the process which performs predetermined pattern NINGU by photograph RISOGURAFU processing to this spatter layer, after carrying out membrane formation formation of the spatter layer which consists of nickel and copper on the 2nd insulating layer 9 by the sputtering method etc. After performing alternatively coppering which has the thickness of about several micrometers by electric-field plating to this spatter layer, the formation process of the 3rd wiring layer forms the 3rd wiring layer 16 by removing the resist for plating and etching a spatter layer extensively further, as shown in drawing 8.

[0050] An electric flow with the 2nd wiring layer 11 and the thin film capacitor 13 is achieved through the spatter layer by which the 3rd wiring layer 16 was formed in the wall of beer 15. The inductor 17 of a spiral mold is formed in the 3rd wiring layer 16 at the part. the inductor 17 was mentioned above although the series resistance value became a problem — as — the 3rd wiring layer 16 — a spatter layer — receiving — electrolytic plating — giving — predetermined thickness — with — \*\*\*\* — the fall of loss is controlled by being formed. In addition, of course, the thin film resistor 12 mentioned above and the thin film capacitor 13 may be formed also in the 3rd wiring layer 16 if needed.

[0051] In a production process, the circuit block object 2 of a laminated structure is formed in the mother substrate 1 by making into the maximum

upper layer the 3rd wiring layer 16 mentioned above. In addition, of course in a production process, you may make it form further multilayer insulating layer and wiring layer on the 3rd wiring layer 16 if needed. A production process makes the 9th process the circuit block object-mother substrate exfoliation process (s-9) of exfoliating the circuit block object 2 from the mother substrate 1, by immersing the layered product of the mother substrate 1 and the circuit block object 2 into an acid or an alkali solution. As mentioned above, stratum disjunctum 6 is formed of copper material, and by being immersed in the solution of hydrochloric acid, the circuit block object 2 exfoliates finely from the mother substrate 1 by making the top face of stratum disjunctum 6 into an interface, as shown in drawing 9. The disclosure side where the circuit block object 2 consists of the 1st insulating layer 7 and 1st wiring layer 8 constitutes a stripped plane H. [0052] The circuit block object 2 exfoliates from the mother substrate 1. when stratum disjunctum 6 is formed of copper material, for example, it is immersed in a nitric-acid solution, and the front face of stratum disjunctum 6 dissolves slightly. In addition, since that front face is invaded for the stripped plane H of the 1st wiring layer 8 by the nitric-acid solution in this case, you may make it the circuit block object 2 form a protective layer beforehand between stratum disjunctum 6.

[0053] When stratum disjunctum 6 is constituted by the Cu layer-polyimide layer, as for the circuit block object 2, exfoliation is performed from the interface of this Cu layer and a polyimide layer by being immersed in the solution of hydrochloric acid. Removal of the polyimide layer in which the circuit block object 2 remained in the 1st insulating-layer 7 and 1st wiring layer 8 side by giving the dry etching method for example, by the oxygen plasma is performed.

[0054] According to the production process of the circuit block object 2 which has the above process, since it has high surface smoothness and a mechanical strength forms the multilayer circuit block object 2 on the principal plane using the big mother substrate 1, the thin film passive element 12 and 13 grades which are formed in each class and each wiring layer are formed very with high precision. According to the production process of the circuit block object 2, the circuit pattern of 1 or less um is formed in each wiring layer for a width method by each processing of formation of a highly precise etching-resist layer, a plating resist layer, or an insulating layer or spreading processing of a resist, exposure processing, a development, etc. being enabled using the equipment used for the conventional semi-conductor process.

[0055] According to the production process of the circuit block object 2,

since there are almost no curvature, the contraction or the wave, and irregularity of a substrate which are produced when it forms through each process mentioned above, for example to tops, such as an organic substrate top like a printed-circuit board and a ceramic substrate, precision degradation of each class, a thin film passive element, or a circuit pattern is controlled, and it is formed with high precision. According to the production process of the circuit block object 2, the reduction is achieved also about the problem of DEGASU at the time of the vacua for [when formation of each insulating layer etc. takes high temperature processing, the effect of heat-resistant which poses a problem with an organic substrate does not have, either, and ] membrane formation of a spatter layer, or the problem of dust.

[0056] According to the production process of the circuit block object 2, when the consistency of the circuit pattern formed in each wiring layer differs, generating of curvature, a wave or irregularity, etc., etc. is controlled by manufacture of the circuit block object 2 being performed on the mother substrate 1 who has a mechanical strength. Therefore, according to the production process of the circuit block object 2, each wiring layer is formed with high precision, and the reliable circuit block object 2 is manufactured. Since the circuit block object 2 does not almost have curvature, a wave, or irregularity, when it mounts in a base substrate etc., generating of poor soldering is controlled.

[0057] While the circuit block object 2 with which the production process exfoliated from the mother substrate 1 is joined to the base substrate 3, manufacture of the high frequency module 4 is performed by giving the mounting process of components etc. so that it may mention later. In a production process, the organic substrate and ceramic substrate which were multilayered are used as a base substrate 3. As the base substrate 3 is shown in drawing 10, it comes to form the multilayer wiring layers 3b and 3c in a rear-face side capital the front-face side to core substrate 3a, and much beer 20 between layers comes to connect between each class or the vertical wiring layers 3b and 3c suitably. While circuit pattern 19a is formed on the front face of up wiring layer 3b at the base substrate 3, terminal land 19b is formed in lower wiring layer 3c.

[0058] The ceramic multilayer substrate with which the base substrate 3 uses an alumina, glass ceramic aluminite RAIDO, or a mullite as a base material is used. The organic multilayer substrate with which the base substrate 3 uses glass epoxy, polyimide, bis-malate triazine resin, poly FENIRU ethylene resin, phenol resin, polyolefin resin, or polytetrafluoroethylene as a base material is used. As for the base

substrate 3, the build up substrate with which the high density wiring layer was formed in one [at least] principal plane of the epoxy resin of photosensitive or nonphotosensitivity, polyimide, or the dielectric resin material layer and metal deposit of benz-cyclo-butene is used.

[0059] The postbump formation process (s-10) which forms two or more postbumps 21 suitably on circuit pattern 19a of up wiring layer 3b is given to the base substrate 3. A postbump formation process is a process which forms the postbump 21 who consists of a copper bump by electrolysis plating or the electroless deposition method. A postbump formation process forms the postbump 21 who has thickness almost equal to the thickness of under-filling 22 mentioned later, for example, the thickness of 20 micrometers -100 micrometers. In a postbump formation process, nickel-gold plate is performed to the postbump's 21 front face, and you may make it form a gold plate layer in it, and it may be made to perform solder plating to a front face.

[0060] A production process makes the 10th process the circuit block object-base substrate junction process (s-11) which joins the circuit block object 2 on the base substrate 3 with which the postbump 21 was formed. In a junction process, as shown in <u>drawing 11</u>, the circuit block object 2 makes the stripped plane H which consists of the 1st insulating layer 7 and 1st wiring layer 8 a plane of composition, and junction is performed. It is joined to the base substrate 3 and the circuit block object 2 constitutes a zygote, as the land of each other by which pattern formation was carried out to the 1st wiring layer 8 is connected with the postbump 21 who faces and it is shown in drawing 12.

[0061] In a junction process, when solder plating is performed to the postbump's 21 front face or a solder bump is prepared, for example in it, it becomes connectable by the solder method to the land of the 1st wiring layer 8. In a junction process, when the gold layer is formed in the 1st wiring layer 8, the flow of solder becomes good by scaling being controlled, and good solder connection is made as compared with a copper layer.

[0062] In a junction process, when the gold layer is formed in the postbump's 21 front face, and the front face of the land of the 1st wiring layer 8, respectively, for example, connection between these is made by the heat pressure-welding method and ultrasonic-jointing method for example, by golden-gold. The circuit block object 2 and the base substrate 3 of the postbump 21 and the land of the 1st wiring layer 8 being connected and joined by the other proper approaches are natural.

[0063] The under-filling packer who a production process fills up with under-filling 22 the gap constituted by the postbump 21 who intervenes between the circuit block object 2 and the base substrate 3, and lays this underground makes (s-12) the 11th process. The under-filling material and the restoration approach which are generally used in the flip chip mounting process of a semiconductor chip are used for under-filling 22. By using the thing of a minor diameter particle rather than the postbump's 21 thickness, as shown in <u>drawing 13</u>, homogeneity is filled up with under-filling 22 between the plane of composition H of the circuit block object 2, and the principal plane of the base substrate 3. a production process should pass the process mentioned above — like the shipfitter of shielding covering which covers the component-mounting process (s-13) which mounts high frequency IC, a chip, etc., for example on the 3rd wiring layer 16 of the circuit block object 2, the modularization process (s-14) mounted on a mother substrate, or the circuit block object 2 although the high frequency module 4 is manufactured — etc. — it is given.

[0064] In a production process, the circuit block object 2 manufactured with high precision through the process mentioned above is mounted on the base substrate 3 which consists of a multilayer substrate which consists of an organic substrate, a ceramic substrate, etc., and the high frequency module 4 is manufactured. In a production process, it becomes possible to use the base substrate 3 manufactured using the manufacture process of the conventional multilayer substrate from the base substrate 3 not involving in the manufacture process of the circuit block object 2. In a production process, there is no limit in an ingredient etc. about the high frequency module 4, and it is highly precise, and advanced features are attained and it manufactures efficiently at a low price.

[0065] In the gestalt of operation mentioned above, although the circuit block object 2 and the base substrate 3 were joined by junction with the land of the 1st wiring layer 8, and the postbump 21, and restoration of under-filling 22, there is nothing what is limited to this junction gestalt. As it is indicated in drawing 14 thru/or drawing 17 as the circuit block object 2 and the base substrate 3, while being joined in one through the adhesives layer 23 prepared on the principal plane of the base substrate 3, it is joined by performing electrical installation. the adhesives layer 23 -- for example, epoxy system resin adhesives and acrylic resin adhesives -- the resin adhesives of a heat-curing mold are used preferably. The adhesives layer 23 is formed of uniform thickness on the principal plane of the base substrate 3 with which the postbump 21 was formed as shown in drawing 14. In addition, the adhesives layer 23 consists of a plate which has the uniform thickness of the same material as the resin adhesives mentioned above, for example, and you may make it form this by joining on

the principal plane of the base substrate 3.

[0066] In a production process, junction of the circuit block object 2 is performed to the base substrate 3 with which the adhesives layer 23 was formed as shown in <u>drawing 15</u> by making into a plane of composition the stripped plane H which consists of the 1st insulating layer 7 and 1st wiring layer 8. A correspondence location is made to be carried out with the postbump 21 whom the land of the 1st wiring layer 8 faces using a positioning fixture with proper circuit block object 2 and base substrate 3 etc. mutually. In a production process, the thermocompression bonding process which pressurizes the circuit block object 2 in the state of heating to the base substrate 3 as the <u>drawing 16</u> arrow head shows is given. As the circuit block object 2 is pressurized by the adhesives layer 23, and shown in this drawing, each postbump 21 advances into the interior.

[0067] In a production process, if the circuit block object 2 is pressurized further, it will run against each land of the 1st wiring layer 8 which each postbump 21 runs through the adhesives layer 23, and faces, and as shown in drawing 17, electrical installation of the land of the base substrate 3 and the land of the 1st wiring layer 8 of the circuit block object 2 is performed through each postbump 21. In a production process, it is joined by the adhesives layer 23 in one, and the circuit block object 2 and the base substrate 3 constitute the high frequency module 24 by it.

[0068] Therefore, in a production process, while junction to the circuit block object 2 and the base substrate 3 and both electrical installation are performed to coincidence, it is made unnecessary like under-filling 22 and its packer. In addition, in a production process, more positive connection may be made to be made by giving an ultrasonic-jointing method among each land of the 1st wiring layer 8 and the postbumps 21 who did relative junction, for example. Moreover, in a production process, when each land of the 1st wiring layer 8 and the postbump's 21 plane of composition consider as a gold layer, respectively, junction comes to be performed more certainly and easily.

[0069] Although one circuit block object 2 was formed through stratum disjunctum 6 on the principal plane of the mother substrate 1, you may make it form the circuit block aggregate 30 which forms successively many circuit block object 30a thru/or 30n to one, and becomes as shown in drawing 18 and drawing 19 on the mother substrate 1 in the gestalt of operation mentioned above. Although the circuit block aggregate 30 omits detailed explanation, each circuit block object 30 is mutually connected through the successive formation section, and it is collectively formed on the principal plane of the mother substrate 1 of the same process as the

production process of one circuit block object 2 mentioned above.

[0070] The circuit block aggregate 30 is set on the base of the dicing equipment which is not illustrated, and as shown in <a href="mailto:drawing.18">drawing.18</a>, it is cut into the circuit block objects 30a-30n per piece by Cutters 31a and 31b. this cutting process is performed like the production process of the conventional semiconductor chip — having — each circuit block object 30from circuit block aggregate 30 a — or 30n is cut with high precision. Each circuit block object 30a thru/or 30n are held at the condition that laminating formation was carried out in addition on the mother substrate 1, although mutually carved according to this cutting process.

[0071] In a production process, by giving the exfoliation process mentioned above to the mother substrate 1 in which the circuit block aggregate 30 was formed, as shown in <u>drawing 19</u>, each circuit block object 30a thru/or 30n per every piece exfoliate independently through the stratum disjunctum 6 of the mother substrate 1. In a production process, each circuit block object 30a thru/or 30n are supplied to a junction process with the base substrate 3, respectively.

[0072] By the way, in a production process, the cutting impress 32 by the cutter 31 occurs by giving a cutting process to the circuit block aggregate 30 in the principal plane of the base material 5 which constitutes the mother substrate 1 as shown in <u>drawing 19</u>. Therefore, in a production process, since surface smoothness is spoiled by this cutting impress 32, it becomes impossible to carry out the reuse of the mother substrate 1, in order to manufacture the following circuit block aggregate 30. After discarding the mother substrate 1 or carrying out regrinding processing of the principal plane, re-membrane formation processing of stratum disjunctum 6 is performed [ in / for this reason / a production process ].

[0073] For this reason, in a production process, the mother substrate 1 which formed the dummy layer 35 between a base material 5 and stratum disjunctum 6 as shown in <u>drawing 20</u> is also used. the proper synthetic-resin material in which the dummy layer 35 has mechanical rigidity — surface smoothness highly precise on the principal plane of a base material 5 — with — \*\*\*\* — it is formed. the thickness to which, as for the dummy layer 35, the point of a cutter 31 does not reach a base material 5 on the occasion of cutting of the circuit block aggregate 30 — with — \*\*\*\* — it comes to be formed

[0074] Therefore, in a production process, as actuation of a cutter 31 is controlled in dicing equipment and it is shown in <u>drawing 20</u> (a), a point is stopped inside the dummy layer 35 and cutting of the circuit block aggregate 30 is made to be performed. In a production process, each circuit

block object 30a which was able to be carved thru/or 30n exfoliate one piece at a time independently through the stratum disjunctum 6 of the mother substrate 1 by giving an exfoliation process, as shown in this drawing (b), respectively. In a production process, as shown in this drawing (c), even if the cutting impress 36 according [ the mother substrate 1 ] to a cutter 31 has arisen to the dummy layer 35, there is no damage on a base material 5. In a production process, the dummy layer 35 and stratum disjunctum 6 which were damaged from the base material 5 as shown in this drawing (d) are removed.

[0075] In a production process, the base materials 5 of the mother substrate 1 are collected, on the principal plane, again, membranes are re-formed and the dummy layer 35 and stratum disjunctum 6 are reused by the manufacture process of the following circuit block aggregate 30. The mother substrate 1 is forming the dummy layer 35 by resin material, and can be easily removed from a base material 5. In a production process, from it being possible to form the dummy layer 35 and stratum disjunctum 6 easily, and to form the mother substrate 1 on a base material 5, the comparatively expensive base material 5 is reused and reduction of a manufacturing cost and production time comes to be achieved.

[0076] The high frequency module 40 shown in drawing 21 makes the 1st layer which the base substrate section 41 consists ٥f multilayer-interconnection substrate, the high frequency component layer 42 which consists of the 1st wiring layer 43, and the 2nd wiring layer 44 and the 3rd wiring layer 45 is joined, and it comes to mount high frequency IC 46 and a chip 47 on the front face of the 3rd wiring layer 45 further. The high frequency module 40 consists of an insulating layer and a wiring layer like the circuit block object 2 which each wiring layer 43 thru/or 45 mentioned above. As for the high frequency module 40, two or more passive elements are built in the 2nd wiring layer 44 and the 3rd wiring layer 45. The high frequency module 40 comes to mount a chip 47 directly on the 3rd wiring layer 45 while carrying out flip chip mounting of the high frequency IC 46 for example, using solder bump 48 grade.

[0077] In the high frequency module 40 constituted as mentioned above, while the base substrate section 41 is constituted considering an organic wiring substrate as a base material, a power source, the wiring section of a gland, and the wiring section of a control system are constituted by this base substrate section 41, and a power source or a signal is supplied to the high frequency component layer 42. In the high frequency module 40, the high frequency signal circuit section is constituted in the high frequency component layer 42, and the high frequency signal of an analog is processed.

In the high frequency module 40, by separating the base substrate section 41 and the high frequency component layer 42 electromagnetic, generating of electromagnetic compatibility is controlled and improvement in a property comes to be achieved. Since the high frequency module 40 becomes possible forming wiring of the power source and gland which have sufficient area for the base substrate section 41 ], it performs high current supply of a regulation to the high frequency component layer 42. [0078] As shown in drawing 22, the circuit block object 2 manufactured through the process mentioned above is directly mounted on a substrate 51 as a chip equivalent to high frequency IC 46 and a chip, and constitutes the wiring circuit apparatus 50. The circuit block object 2 is mounted through solder bump 48 grade to the formed circuit pattern 52 with the wiring circuit apparatus 50 proper on the principal plane of a substrate 51. The wiring circuit apparatus 50 is mounting the highly precise circuit block object 2 as 1 chip, and is formed with high precision and at a low price. The wiring circuit apparatus 50 can form the highly precise circuit block object 2 in the location of a request of a substrate 51, and small lightweight-ization is attained.

[0079] In the gestalt of operation mentioned above, although the circuit block object 2 which consists of a layered product on the mother substrate 1 was manufactured, this circuit block object 2 is mounted in the base substrate 3 after exfoliating from the mother substrate 1 through stratum disjunctum 6, and the high frequency module 40 was manufactured, there is no this invention what is limited to this example of application. This invention is applied also to the semi-conductor module 60 which carries out face down mounting of two or more semiconductor chips 62 on the front face of the circuit block object 61 of 4 lamination, and becomes as shown in drawing 23. In addition, since [ the circuit block object 61 ] it is equivalent to the circuit block object 2 which mentioned the fundamental configuration and the manufacture process above, it omits those detailed explanation.

[0080] It comes to form the closure resin layer 63 in which the semi-conductor module 60 closes this semiconductor chip 62 while a semiconductor chip 62 is mounted on the front face of the circuit block object 61. The semi-conductor module 60 comes to mount a semiconductor chip 62 in high density on the highly precise circuit block object 61 with which \*\*pitch-ization was attained. Thin shape-ization is attained by performing polish processing to which, as for the semi-conductor module 60, a semiconductor chip 62 and the closure resin layer 63 grind the front face. 1st wiring layer 61a of the circuit block object 61 exposed when the

semi-conductor module 60 exfoliated from the mother substrate 1 through the exfoliation process mentioned above constitutes an external electrode. [0081] Although the semi-conductor module 60 omits a detail while the interlayer connection of the wiring layer of each class of the circuit block object 61 is mutually carried out through the beer 10 suitably formed between layers, corresponding to each mounting field of a semiconductor chip 62, many electrode pad 62b is formed in the wiring layer of the maximum upper layer, respectively. Each electrode pad 62b is formed corresponding to many bonding pads formed in the component side of a semiconductor chip 62, respectively. Each electrode pad 62b is formed in a semiconductor chip 62 with high precision by manufacturing the circuit block object 61 through the process mentioned above corresponding to many bonding pads formed in a \*\* pitch.

[0082] An exfoliation process is given and the production process of the semi-conductor module 60 manufactures the semi-conductor module 60, after manufacturing the circuit block object 61 on the mother substrate 1 through the process mentioned above and a semiconductor chip mounting process, and a closure resin layer formation process and a polish process are given as a process. A semiconductor chip mounting process is a process which attaches a solder bump, respectively and mounts a semiconductor chip 62 by the flip-chip-bonding method on each pad electrode 61b of the circuit block object 61. a semiconductor chip mounting process — for example, TAB (tape automated bonding) — it may be made to mount a semiconductor chip 62 on the circuit block object 61 by the face down mounting methods of other common knowledge, such as law and the beam-lead-bonding method.

[0083] In the production process of the semi-conductor module 60, as mentioned above, while the highly precise circuit block object 61 is manufactured on the mother substrate 1 who has high surface smoothness, a semiconductor chip 62 is mounted at the last process of the condition which held this circuit block object 61 to the mother substrate 1, i.e., an exfoliation process. A semiconductor chip mounting process mounts a semiconductor chip 62 with high precision to the circuit block object 61 without curvature, a wave, or irregularity.

[0084] A closure resin formation process is in the condition holding the circuit block object 61 which mounted the semiconductor chip 62 on the mother substrate 1, and is a process which forms the closure resin layer 63 in the front face of this circuit block object 61. In a closure resin formation process, as closure resin material, while epoxy system resin etc. is used, the closure resin layer 63 which closes a semiconductor chip 62 by the transfer mold method, print processes, etc. is formed. The closure

resin layer 63 protects mechanically and electrically a semiconductor chip 62 and the connection polar zone.

[0085] A polish process is in the condition which held the circuit block object 61 to the mother substrate 1 succeedingly, for example, is a process which grinds the front face of the closure resin laver 63 by the approach which used together the chemical polish approach or the mechanical polish approach by the mechanical polish approach and the wet etching method using a grinder, and the chemical polish approach. In a polish process, the front face of a semiconductor chip 62 is also ground collectively not only in the closure resin layer 63 but in the maximum range which does not have trouble in a function. In a polish process, it is possible to control generating of the damages on an edge chip etc. to a semiconductor chip 62, and to grind a peak from the closure of the semiconductor chip 62 being carried out by the closure resin layer 63, and being mechanically held in the periphery, by it, also when mechanical polish is given, for example. [0086] In the production process of the semi-conductor module 60, manufacture of the semi-conductor module 60 with which thin shape-ization of the structure to which thickness mounted the semiconductor chip 62 of 100 or less ums on the circuit block object 61 formed in the thin shape was attained is enabled, without using the thin semiconductor chip with which polish processing etc. was performed in the state of the wafer. In the production process of the semi-conductor module 60, since a thin semiconductor chip is not used, while inconvenient generating, such as a crack and a chip, comes to be controlled by the semiconductor chip 62 at the time of the handling of conveyance into a process etc., handling also becomes simple, and the semi-conductor module 60 with which improvement in dependability was achieved is manufactured efficiently.

[0087] In addition, about a polish process, as a back process of an exfoliation process, after exfoliating from the mother substrate 1, it may be made to perform the circuit block object 61, but while it is more more efficient to grind where mechanical rigidity is held considering the mother substrate 1 as the base, it is reliable.

[0088] The semi-conductor module 60 manufactured through the above process constitutes a semiconductor device by giving the mounting process joined for example, on the mother substrate (base substrate) 65 shown with the chain line in <u>drawing 23</u>. A mounting process is performed by being combined with the connection pad with which external electrode 61a formed in the circuit block object 61 was formed on the principal plane of the base substrate 65 respectively electrically and mechanically. A mounting process is specifically performed by the face downing method like mounting

of a semiconductor chip 62 to the circuit block object 61.

[0089] A semiconductor device is mounting the semiconductor chip 62 which constitutes functional block different, respectively on the circuit block object 61, and constitutes an MCM semiconductor device. A semiconductor device is that the circuit pattern of high density is constituted while mounting a semiconductor chip 62 in high density on the circuit block object 61, and it constitutes the MCM semiconductor device of a high property which reduced L-C-R components, such as a circuit pattern, with small and a thin shape.

[0090] In the semi-conductor module 60, it is the structure where other surface mount die parts etc. are not mounted on the circuit block object 61, by mounting a semiconductor chip 62 in the wiring layer of the maximum upper layer. The semi-conductor module 65 shown in <a href="drawing 24">drawing 24</a> has the description in the configuration equipped with the circuit block object 66 with which two or more external connection terminals 67 were formed also in component-side 66a of a semiconductor chip 62. It comes to form each external connection terminal 67 as a projection electrode set to component-side 66a of the circuit block object 66 from a metal through the process which mentions a detail later. It comes to expose each external connection terminal 67 from the closure resin layer 63 by which each front face was ground as shown in this drawing.

[0091] Through each process which showed the semi-conductor module 65 to drawing 25, on the mother substrate 1, where the circuit block object 66 is held, the external connection terminal 67 is formed. The production process of the semi-conductor module 65 is performed at the last process of the semi-conductor module 65 is performed at the last process of the semi-conductor chip mounting process which the external connection terminal formation process which forms the external connection terminal 67 shown in this drawing (a) showed in this drawing (b). In the production process of the semi-conductor module 65 The closure resin layer formation process which forms the closure resin layer 63 shown in this drawing (c) like the production process of the semi-conductor module 60 following on an external connection terminal formation process, The polish process which grinds the closure resin layer 6 grade shown in this drawing (d), and the exfoliation process which exfoliates the circuit block object 66 shown in this drawing (e) from the mother substrate 1 are given, and the semi-conductor module 65 is manufactured.

[0092] Electrode formation pad 68b which forms the external connection terminal 67 with electrode pad 68a which mounts a semiconductor chip 62 in the maximum upper wiring layer 68 which constitutes semiconductor chip component-side 66a is formed in the circuit block object 66. The circuit block object 66 constitutes a component side [ as opposed to a stripped plane and a base substrate in 1st layer wiring layer 66b by the side of the mother substrate 1 ].

[0093] An external connection terminal formation process is a process which forms the external connection terminal 67 by forming metal heights with plating on electrode formation pad 68b of the maximum upper wiring layer 68, or joining a solder ball etc. Plating consists of the process which applies a plating resist by the proper approach on the maximum upper wiring layer 68 of the circuit block object 66, a process which removes a plating resist corresponding to electrode formation pad 68b which forms the external connection terminal 67, and a process which forms the metal heights which have predetermined thickness by performing electrolytic copper plating to electrode formation pad 68b. A solder ball is formed on electrode formation pad 68b by supplying the mother substrate 1 in which the circuit block object 66 was formed to a reflow tub.

[0094] It is formed in the circuit block object 66 formed with high precision through the process mentioned above, and the external connection terminal 67 is highly precise, and it is miniaturized and it can be constituted [\*\*\* pitch-ization and]. The external connection terminal 67 is formed a little more greatly than the thickness of the semiconductor chip 62 with which polish processing is performed while the height (thickness) is mounted in the circuit block object 66 at a back process. in addition, thickness in order that the external connection terminal 67 may attain thin shape-ization of the semi-conductor module 65, when grinding the front face of a semiconductor chip 62, in case a semiconductor chip 62 is ground by max at least — mist and big height — with — \*\*\*\* — it is formed.

[0095] A semiconductor chip mounting process mounts a semiconductor chip 62 on electrode pad 68a of the circuit block object 66 by the same approach as the process mentioned above. A closure resin layer formation process forms the closure resin layer 63 on the front face of the circuit block object 66 with which the external connection terminal 67 was formed while a semiconductor chip 62 is mounted. A polish process grinds the closure resin layer 63, and exposes the external connection terminal 67. At a polish process, the thin semi-conductor module 65 is formed by grinding the front face of a semiconductor chip 62, as mentioned above. In a polish process, the external connection terminal 67 is small, and since it grinds in the condition of having closed the periphery of these external connection terminal 67, and having held mechanically by the closure resin layer 63 when many is formed, generating of deformation, damage or the exfoliation from electrode formation pad 68b, etc., etc. is controlled.

[0096] The semi-conductor module 65 exfoliates from the mother substrate 1 through the exfoliation process mentioned above. The stripped plane from the mother substrate 1 constitutes plane-of-composition 66b with the base substrate 64, as for the semi-conductor module 65, makes the wiring layer of the 1st layer a connection terminal area, and a solder ball etc. is prepared. Many external connection terminals 67 are formed also in the front face which mounted the semiconductor chip 62 in the semi-conductor module 65. It is supposed through the external connection terminal 67 that it is possible to mount proper surface mount mold electronic parts, other proper semiconductor packages, etc. also in the component-side side of a semiconductor chip 62, and densification comes to be attained by the semi-conductor module 65.

[0097] Although plane-of-composition 66b of the circuit block object 66 is joined on the base substrate 64 and the semiconductor device was constituted as mentioned above, you may make it constitute the semi-conductor module 70 which mounted the surface mount die parts 69 as shown, for example in drawing 26 in the semi-conductor module 65. As surface mount die parts 69, a passive component or semiconductor packages, such as a chip resistor object and a chip capacitor, etc. are used, for example, and it is mounted by the solder reflow method etc. It is constituted as the land which replaces the semi-conductor module 70 with a connection terminal area as opposed to / in this case / a base substrate in the wiring layer 71 of the 1st layer of the circuit block object 66 ], and mounts the surface mount die parts 69, or a connection circuit pattern. The highly precise land and connection circuit pattern which were formed into the \*\* pitch by the wiring layer 71 of the 1st layer are formed by forming the precise circuit block object 66 through the process which mentioned the semi-conductor module 70 above.

[0098] Therefore, various kinds of surface mount die parts 69 are mounted in the semi-conductor module 70 with high density and with high precision on the wiring layer 71 of the 1st layer. Moreover, the semi-conductor module 70 becomes possible [ constituting the circumference circuit of each semiconductor chip 62 in the same package] by mounting various kinds of surface mount die parts 69 mentioned above. The semi-conductor module 70 becomes possible [ reducing a connection] while shortening the wiring section by this, the L-C-R component in a circuit is reduced, and advanced features and high performance-ization come to be attained.

[0099] In the semi-conductor module 65 mentioned above, the semi-conductor module 73 shown in <u>drawing 27</u> may be constituted by mounting the 2nd semiconductor chip 72, for example on plane-of-composition 66b of the

circuit block object 66. It is constituted as the connection land 74 and connection circuit pattern with which the semi-conductor module 73 is replaced with the connection terminal area to the base substrate with which the wiring layer 71 of the 1st layer of the circuit block object 66 mounts a semiconductor chip 72, and mounts the surface mount die parts 69 in this The semi-conductor module 73 constitutes the multilaver semiconductor device which mounted the semiconductor chip 62 of the 1st group, and the semiconductor chip 72 of the 2nd group in the front rear face of the circuit block object 66 in three dimension, respectively. [0100] By using as a base material the semi-conductor module 65 which exfoliated from the mother substrate 1, as mentioned above, a semiconductor chip mounting process, a closure resin formation process, and a polish process are given, and the semi-conductor module 73 is manufactured, after turning up the wiring layer 71 of the 1st layer which is a stripped plane and being laid on a flat substrate. A semiconductor chip mounting process is a process which mounts a semiconductor chip 72 on the wiring layer 71 of the 1st layer of the circuit block object 66. As shown in the semi-conductor module 65 at drawing 28 (a), a semiconductor chip 72 is

[0101] A closure resin formation process is also a process which forms the closure resin layer 75 which closes the semiconductor chip 72 mounted as shown in <u>drawing 28</u> (b). In order to thin-shape-ize the whole, a polish process is a process which grinds the front face of the formed closure resin layer 75, and also grinds the front face of a semiconductor chip 72 to coincidence. From the closure of the semiconductor chip 72 being carried out by the closure resin layer 75, and being mechanically held in the periphery, by it, generating of the damages on an edge chip etc. is controlled to a semiconductor chip 72, and a polish process can grind a peak, also when mechanical polish is given, for example.

mounted on the land 74 formed in the wiring layer 71 of the 1st layer of

the circuit block object 66.

[0102] The external connection terminal 67 mentioned above to the side which mounted the semiconductor chip 62 of the 1st group is formed, and the semi-conductor module 73 manufactured through the above process constitutes the multilayer semiconductor device mounted in the base substrate etc. through these external connection terminal 67. You may make it the semi-conductor module 73 form the external connection terminal 67 in the side which carried the semi-conductor chip 72 of the 2nd group through the process mentioned above. The semi-conductor module 73 becomes possible [ mounting in a base substrate by making this field into a plane of composition ] by adopting this configuration.

[Effect of the Invention] Maintenance [according to / as explained to the detail above / this invention] of the heat-resistant property over the rise of the skin temperature at the time of a highly precise flat side and thin film formation, or the depth of focus at the time of lithography, By manufacturing a circuit block object using the mother substrate which is good and has insulation and chemical resistance, the contact alignment property at the time of masking Without being influenced by the curvature of a substrate, and surface irregularity, it has the detailed wiring section, and it is highly precise and manufacture of a reliable circuit block object is performed efficiently. According to this invention, the thin circuit block object which contains a highly precise membrane formation component in the interior of a circuit block object, or makes possible high density assembly, such as a semiconductor chip and electronic parts, is manufactured.

[0104] According to this invention, the thin-shape-ized highly precise wiring circuit apparatus with which a circuit block object receives supply of a power source or a signal from a base substrate side is efficiently manufactured by joining the circuit block object which exfoliated from the mother substrate on a base substrate. A wiring circuit apparatus is that direct mounting to a base substrate etc. is also performed simply, a circuit block object and a base substrate side are separated electromagnetic, and generating of interference is controlled, and since it is possible to form wiring of the power source and gland which have sufficient area for a base substrate side while improvement in a property is achieved, the wiring circuit apparatus with which high current supply of a regulation is performed is obtained.

[0105] According to this invention, by mounting many semiconductor chips according to a simple process to the circuit block object which has the highly precise and detailed wiring section, it is highly precise and the small semiconductor device with which multi-functionalization was attained is manufactured efficiently. According to this invention, since it is possible to mount a semiconductor chip in the circuit block object thin-shape-ized by giving surface polish, without producing a chip, breakage, etc., high-density-assembly-ization is attained while the whole thin shape-ization is attained. By according to this invention, the circuit block object which mounted the semiconductor chip, and a base substrate side being separated electromagnetic, and generating of interference being controlled, since it is possible to form wiring of the power source and gland which have sufficient area for a base substrate side while improvement

in a property is achieved, the semiconductor device with which high current supply of a regulation is performed is obtained.

# DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the production process Fig. of the high frequency module concerning this invention.

[Drawing 2] It is drawing of longitudinal section of the mother substrate used for the production process of this high frequency module.

[Drawing 3] It is drawing of longitudinal section of a mother substrate in which the 1st insulating layer was formed.

[Drawing 4] It is drawing of longitudinal section of a mother substrate in which the 1st wiring layer was formed.

[Drawing 5] It is drawing of longitudinal section of a mother substrate in which the 2nd insulating layer and 2nd wiring layer were formed.

[Drawing 6] It is drawing of longitudinal section of the mother substrate with which the thin film resistor and the thin film capacitor were formed in the 2nd wiring layer.

[Drawing 7] It is drawing of longitudinal section of a mother substrate in which the 3rd insulating layer was formed.

[Drawing 8] It is drawing of longitudinal section of a mother substrate in which the 3rd wiring layer was formed.

[Drawing 9] It is the explanatory view of the exfoliation process of the circuit block object manufactured on the mother substrate.

[<u>Drawing 10</u>] It is drawing of longitudinal section of a base substrate.
[<u>Drawing 11</u>] It is the junction process explanatory view of a base substrate and a circuit block object.

[Drawing 12] It is drawing of longitudinal section in the condition of having joined the base substrate and the circuit block object.

[Drawing 13] It is drawing of longitudinal section of a high frequency module.

[Drawing 14] It is drawing of longitudinal section of a base substrate in which the adhesives layer was prepared.

[Drawing 15] It is the junction process explanatory view of this base substrate and a circuit block object.

[Drawing 16] It is the thermocompression bonding junction process explanatory view of this base substrate and a circuit block object.

 $\underline{\text{[Drawing }17]}$  It is drawing of longitudinal section of a high frequency module.

[Drawing 18] It is the cutting process explanatory view of a circuit block aggregate.

[Drawing 19] It is the exfoliation process explanatory view of a circuit block object.

[Drawing 20] It is the production process explanatory view of the circuit block object using the mother substrate which prepared the dummy layer, and, as for this drawing (a), an exfoliation process explanatory view and this drawing (c) of a cutting process explanatory view and this drawing of longitudinal section of the mother substrate after a cutting process, and drawing of longitudinal section of the mother substrate from which this drawing (d) removed the resin layer.

[Drawing 21] It is drawing of longitudinal section of other high frequency modules.

[Drawing 22] It is drawing of longitudinal section of other high frequency modules.

[Drawing 23] It is drawing of longitudinal section of the semi-conductor module concerning this invention.

[Drawing 24] It is drawing of longitudinal section of the semi-conductor module with which the external connection terminal was formed in the semiconductor chip component side.

 $\underline{\text{[Drawing 25]}}$  It is the explanatory view of the production process of this semi-conductor module.

[Drawing 26] It is drawing of longitudinal section of the semi-conductor module which carried surface mount die parts in the semiconductor chip component side.

[Drawing 27] It is drawing of longitudinal section of the semi-conductor module which mounted the semiconductor chip in both sides.

[Drawing 28] It is the explanatory view of the production process of this semi-conductor module.

[Drawing 29] It is drawing of longitudinal section of the wiring substrate in which the thin film resistor was formed.

[Drawing 30] It is drawing of longitudinal section of the wiring substrate in which the thin film capacitor was formed.

[Drawing 31] It is drawing of longitudinal section of the conventional high

frequency module.

[Drawing 32] It is drawing of longitudinal section of the conventional semiconductor device.

[Description of Notations]

1 Mother Substrate, 2 Circuit Block Object, 3 Base Substrate, 4 High Frequency Module, 5 A base material, 6 Stratum disjunctum, 7 The 1st insulating layer, 8 The 1st wiring layer, 9 The 2nd insulating layer, 10 Beer, 11 The 2nd wiring layer, 12 Thin film resistor, 13 A thin film capacitor, 14 The 3rd insulating layer, 15 Beer, 16 The 3rd wiring layer, 17 An inductor, 19 A wiring layer, 20 Beer, 21 Postbump, 22 Under-filling, 23 An adhesives layer, 30 Circuit block aggregate, 31 A cutter, 32 A cutting impress, 35 dummy layers, 36 Cutting impress, 40 A high frequency module, 41 The base substrate section, 42 high-frequency component layer, 43 insulating layers, 44 The 1st element formative layer, 45 The 2nd element formative layer, 46 RF IC 47 A chip, 48 Solder Bengbu, 50 High frequency module, 51 The base substrate section, 52 A wiring layer, 60 Semi-conductor module, 61 circuit block object, 62 A semiconductor chip, 63 Closure resin layer, 64 A base substrate, 65 A semi-conductor module, 66 A circuit block object, 67 An external connection terminal, 69 surface-mount die parts, 70 A semi-conductor module, 72 A semiconductor chip, 73 A semi-conductor module, 75 Closure resin layer

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-164467 (P2002-164467A)


(43)公開日 平成14年6月7日(2002.6.7)

(51) Int.Cl.7	載別記号	FΙ	テーマコード(参考)
H01L 23/12	501	H01L 23/12	501B 5E346
	301		301L
H05K 3/46		H05K 3/46	Q
			N
			T
		客查請求 未請	求 請求項の数73 OL (全 25 頁)
(21)出願番号	特願2001-24688(P2001-24688)	(71)出願人 00000	12185
		ソニー	一株式会社
(22)出顧日	平成13年1月31日(2001.1.31)	東京	界品川区北品川6丁目7番35号
		(72)発明者 小川	剛
(31)優先権主張番号	特顧2000-280631 (P2000-280631)	東京	郡品川区北品川6丁目7番35号 ソニ
(32)優先日	平成12年9月14日(2000.9.14)	一株	式会社内
(33)優先権主張国	日本 (JP)	(72)発明者 西谷	祐司
		東京	郡品川区北品川6丁目7番35号 ソニ
		一株	式会社内
		(74)代理人 10006	77736
		弁理:	士 小池 晃 (外2名)
			最終頁に続く

(54) [発明の名称] 回路プロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製 造方法

(57)【要約】 【課題】 高精度、高機能で薄型化され、パッケージの

小型化、低価格を図るようにする。 【解決手段】 母基板1の平坦化された主面上に剥離層 6を形成する剥離層形成工程と、剥離層6上に絶縁層 7、9、16を形成する絶縁層形成工程と、絶縁層7に 配線層8、11、14を形成する配線層形成工程と、剥 離層を介して各絶縁層及び配線層からなる回路ブロック 体2を剥離する回路ブロック体剥離工程とを有してな る。回路ブロック体2は、配線層内に成膜素子12、1 3、17が内蔵されベース基板3に実装されて配線装置 を構成する。回路プロック体2は、表面に半導体チップ 62が実装されるとともにベース基板64に実装されて 半導体装置を構成する。



## 【特許請求の範囲】

【請求項1】 絶縁層と、この絶縁層にパターニング形成された配線館と、この配線部に形成された多数個の外 耐を続ランドとからなる薄厚のシート状に形成されてな り、

母基板の平坦化された主面に形成された剥離層上に形成されるとともに、この剥離層を介して上記母基板から剥離されて形成されることを特徴とする回路ブロック体。

【請求項2】 少なくとも1層以上の配線部が所定箇所 を互いに層間接続されて形成されるとともに、最上層の 配線部或いは最下層の配線部に上記外部接続ランドが形 成されてなることを特徴とする請求項1に記載の回路ブ ロック体。

【請求項3】 上記配線部内に、薄膜技術或いは厚膜技 術により成膜系子的成膜形成されて成膜系子内成型配線 回路プロック体を構成することを特徴とする請求項2に 記載の回路プロック体。

【請求項4】 上紀成機素子が、薄顔技術によって成膜 形成された抵抗体及びキャパシタと、厚膜技術によって 成膜形成されたインダクタとからなる受動素子であり、 高周波回路プロック体を構成することを特徴とする請求 項3に計載の回路プロック体。

【請求項5】 上記配線部上に、半導体チップを実装するとともにこの半導体チップを対止する封止樹脂層が形成されて半導体装置を構成することを特徴とする請求項1に記載の回路ブロック体。

【請求項6】 上記半導体チップ及び封止樹脂層が表面 を研磨されて薄型化されていることを特徴とする請求項 5に記載の回路プロック体。

【請求項7】 上記配線部に、電極パターンと、金属膜からなる多数個の突起電極とが形成され、

上記封止樹脂層が表面を研磨されて上記各突起電極と半 導体チップとが露出されていることを特徴とする請求項 5に記載の回路プロック体。

【請求項8】 露出された上記各突起電極に、それぞれ 金属ボール端子が設けられていることを特徴とする請求 項7に記載の回路ブロック体。

【請求項9】 上記配線部の底面に、表面実装型部品及 び/又は半導体チップが実装されるとともに、これらを 封止する封止樹脂層が形成されていることを特徴とする 請求項5に記載の回路ブロック体。

【請求項10】 上記表面実装型部品及び/又は半導体 チップと封止樹脂層とが研磨されて薄型化されていることを特徴とする請求項5に記載の回路プロック体。

【請求項11】 平坦化された主面を有する母基板の上 記主面上に剥離層を形成する剥離層形成工程と、

上記剥離層上に絶縁層を形成する絶縁層形成工程と、 上記絶縁層に、多数個の外部接続ランドを有する配線部 をパターニングして形成する配線部形成工程と、

上記剥離層を介して、上記母基板から上記絶縁層と配線

部とからなる薄厚の回路ブロック体を刺離する剥離工程 とを有することを特徴とする回路ブロック体の製造方 法。

【請求項12】 上記剥離層上に第1の絶縁層をパター ンニングして形成する第1の絶縁層形成工程と、

上記第1の絶縁層の開口パターンにメッキ処理によって 第1の配線部を形成する第1の配線部形成工程と、

上記第1の絶縁層と第1の配線部上に、複数のピアをパターンニングしながら第2の絶縁層を形成する第2の絶縁層を形成する第2の絶縁層形成工程と、

上記第2の絶縁層上に、外部接続ランド及び薄膜技術或 いは厚膜技術によって成膜形成される上記成膜素子を含 む第2の配線部を形成する第2の配線部形成工程とを施 し、

上記各絶縁層形成工程と配線部形成工程とが、それぞれ 交互に行われることによって多層の配線部が形成される ことを特徴とする請求項11に記載の回路ブロック体の 製造方法。

【請求項13】 上記母基板に、シリコン基板或いはガラス基板が用いられることを特徴とする請求項11に記載の回路ブロック体の製造方法。

【請求項14】 上記剥離層形成工程が、上記母基板の 主面上に金属膜層からなる剥離層を形成する工程である ことを特徴とする請求項11に記載の回路ブロック体の 製造方法。

【請求項15】 上記剥離工程が、酸溶液或いはアルカ り溶液に浸漬することにより、上記金属器からなる剥離 層から上記回路ブロック体を剥離する工程であることを 特徴とする請求項11に記載の回路ブロック体の製造方 法。

【請求項16】 上記母基板に対して、その主面上に上 記回路ブロック体が複数個連続して形成され、

上記時基板上においてそれぞれ分割される切断工程が施された後に、上記剥離工程が施されて上記回路プロック 体が1個ずつに分離されて形成されることを特徴とする 請求項11に記載の回路プロック体の製造方法。

【請求項17】 上記剥離層形成工程の前工程として、 上記母基板の主面上にダミー層を形成するダミー層形成 工程が施され、

上記切断工程において、上記回路プロック体をそれぞれ 分離するカッタが上記がミー層で停止されて上記母基板 の主面に達しないように制御されることを特徴とする請 収項16に記載の回路プロック体の製造方法。

【請求項18】 上記配線部形成工程が、上記絶縁層上に、薄膜技術や厚膜技術によって成膜形成される成膜素 子を内臓した少なくとも1層以上の成膜素子内臓配線部 を形成する工程であることを特徴とする請求項11に記 載の回路プロック体の製造方法。

【請求項19】 上記成膜素子の形成工程が、薄膜技術 によって抵抗体及びキャパシタとを成膜形成する工程 と、厚膜技術によってインダクタを成膜形成する工程と からなり、

上記成膜素子によって上記配線部を高周波回路部として 構成することを特徴とする請求項11に記載の回路プロック体の製造方法。

【請求項20】 最上層の上記配線部に対して、半導体 チップを実装する半導体実装工程と、この半導体チップ を封止する封止樹脂層を形成する封止樹脂層形成工程と が施されて半導体装置を形成することを特徴とする請求 項11に記載の回路プロック体の製造方法。

【請求項21】 上記半導体チップ及び封止樹脂層の表面を研磨して薄型化する研磨工程が施されることを特徴とする請求項20に記載の同路ブロック体の製造方法。

【請求項22】 最上層の上記税締部に形成された電極 パターンに対して金属版からなる突起電極を形成する電 帳形成工程と、半導体チップを実装する半導体実装工程 と、上記突起電極と半導体チップとを封止する封止樹脂 層を形成する封止樹脂層形成工程と、上配封止樹脂層を 研磨して上型突起電極と半導体チップとを繋出させる研 顔工程とが施されることを特徴とする請求項11に記載 の回路プロック体の製造方法。

【請求項23】 露出された上記各突起電極に、それぞ れ金属ボール端子を形成する金属ボール端子形成工程を 施すことを特徴とする請求項22に記載の回路ブロック 体の製造方法。

【請求項24】 上記配線部の底面に、表面実装型部品及び/又は半導体チップを実装する部品実装工程を施す とどが、まままでは、ことを特徴とする請求項11に記載の回路プロック体の 製造方法。

【請求項25】 上記配線部の底面に実装された表面突 装型部品及び/アは半導体チップを封止する封止樹脂層 を形成する封止樹脂形成工程を施すことを特徴とする請 求項24に記載の回路プロック体の製造方法。

【請求項26】 絶縁圏と、この絶縁層にパターニング して形成された配線部と、この配線部に形成された多数 個の外部接続ランドとからなる薄厚のシート状に形成さ れてなり、母基板の平坦化された主面に形成された剥離 層上に形成されるとともに、この剥離層を介して上記号 基板から影響されて形成されて随著フェク体と、

主面上に、上記回路ブロック体の各外部接続ランドに対 応して多数個の接続ランドが形成されたベース基板とを 備え、

上記回路ブロック体が、上記各接続ランドを相対する上 記外部接続ランドとそれぞれ接続されて、上記ベース基 板の主面上に接合されて実装されることを特徴とする配 線回路装置。

【請求項27】 上配各接続ランドにそれぞれポストパ ンプが形成されるとともに、上記ペース基板の主面に上 記ポストパンプを置って熱可塑性樹脂材からなる接着剤 簡が形成されてなり、 上記回路ブロック体が、上記ベース基板の主面上に重ね 合わされた状態で熱圧着されることによって上記をポス トバンブが接着削層を突き抜けて上記接続ランドと接続 されて、上記ベース基板上に接合されて実装されること を特徴とする請求項26に記載の配線回路装置。

【請求項28】 少なくとも1層以上の配線部が所定箇 所を互いに層間接続されて形成されるとともに、最上層 の配線部或いは最下層の配線部に上記外部接続ランドが 形成されてなることを特徴とする請求項26に記載の配 線回路装置。

【請求項29】 上紀ベース基板に、アルミナ、ガラス セラミックアルミナイトライド或いはムライトから選択 された材料を基材とするセラミック多層基板が用いられ ることを特徴とする請求項26に記載の配線回路装置。

【請求項3の】 上記ペース基板に、ガラスエポキシ、 ボリイミド、ビスマレイトトリアジン樹脂、ポリフェニ ールエチレン樹脂、フェノール樹脂、ポリオレフィン樹 脂或いはポリテトラフルオロエチレンから選択された材 料を基材とする有機多層基板が用いられることを特徴と する請求項26に配数の配接側路接置。

【請求項31】 上配一ス基板が、少なくとも一方の 主面に、感光性若しくは非感光性のエポキン樹脂、ポリ イミド或いはベンゾシクロプテンの誘電機能指標と金属 メッキ層とによって高密度影場層が形成されたゼルドア ップ基板が用いられることを特徴とする請求項29又は 請求項30のいずれか1項に記載の配線回路と贈る。

【請求項32】 上記回路ブロック体が、上記ビルドア ップベース基板上に高周波集積回路素子或いは集積回路 チップとともに実装され、

上記ピルドアップベース基板側から電源或いは信号の供給を受けることを特徴とする請求項31に記載の配線回路装置。

【請求項33】 上記回路ブロック体が、上記配線部内 に、薄膜技術或いは厚膜記述により成膜素子が成膜形成 されて成膜素子内蔵型配線回路ブロック体を構成するこ とを特徴とする請求項26に記載の配線回路装置。

[請求項34] 上記成課条子が、頑膜技術によって成 順形成された抵抗体及びキャパシタと、原膜技術によっ て成膜形成されたインダクタとからなる受動業子であ り、上記回路ブロック体が高周波回路ブロック体を構成 することを特徴とする請求項26に記載の配級回路装 箇。

【請求項35】 上記回路ブロック体の配線部上に、表面実装型部品或いはチップ部品が直接実装されていることを特徴とする請求項26に記載の配線回路装置。

【請求項36】 平担化された主面を有する母基板の上 配主面上に刺雕層を形成する刺離層形成工程と、上記刺 離層上に絶縁層を形成する絶縁層形成工程と、上記刺 層に、多数個の外部接続ランドを有する配線部をパター ニングして形成する配線部形成工程と、上記剥雕層を介 して上記母基板から上記絶縁層と配線部とからなる回路 ブロック体を剥離する剥離工程とを経て薄厚の回路プロック体を形成する回路ブロック体形成工程と、

上記回路ブロック体をベース基板の主面上に接合して実 装する回路ブロック体接合工程とを有することを特徴と する配線回路装置の製造方法。

【請求項37】 上記配線部の各接続ランドにポストバ ンプを形成するポストバンプ形成工程と、熱可塑性樹脂 材かある接着剤層が形成された上記ベース基板に対し で重ね合わされた状態で熱圧着処理することによって接 合される接合工程とが減され、

上記外部接続ランドに対して、上記各ポストパンプが上 記接着剤層を突き抜けてそれぞれ接合することにより上 記べ-ス基板に形成された接続ランドとの接続が行われ ることを特徴とする請求項36に記載の配線回路装置の 製造方法。

【請求項38】 上記剥離層上に第1の絶縁層をパター ンニングして形成する第1の絶縁層形成工程と、

ンーングして形成9の第1の把縁層形成工程と、 上記第1の絶縁層の開口パターンにメッキ処理によって 第1の配線部を形成する第1の配線部形成工程と、

上記第1の絶縁層と第1の配線部上に、複数のピアをパ ターンニングしながら第2の絶縁層を形成する第2の絶 縁層形成工程と、

上記第2の絶縁層上に、外部接続ランド及び薄膜技術或 いは厚膜技術によって成膜形成される上記成膜素子を含 む第2の配線部を形成する第2の配線部形成工程とを施 1

上記各絶線層形成工程と配線部形成工程とが、それぞれ 交互に行われることによって多層積層体からなる上記回 Bがプロック体を形成することを特徴とする請求項36に 記載の牽線回路装置の製造方法。

【請求項39】 上記母基板に、シリコン基板或いはガラス基板を用ることを特徴とする請求項36に記載の配線回路装置の製造方法。

【請求項40】 上記剥離層形成工程が、上記母基板の 主面上に金属膜層からなる剥離層を形成する工程である ことを特徴とする請求項36に記載の配線回路装置の製 造方法。

【請求項41】 上記剥離工程が、酸溶液或いはアルカ リ溶液に浸漬することにより、上記金属層からなる剥離 層か後上記回路ブロック体を剥離する工程であることを 特徴とする請求項36に記載の配練回路装置の製造方 法。

【請求項42】 上記母基板に対して、その主面上に上 記回路ブロック体が複数個連続して形成され、

上記母基板上においてそれぞれ分割される切断工程が施された後に、上記剥離工程が施されて上記回路プロック 体が1個ずつに分離されて形成されることを特徴とする 請求項36に記載の野級回路装置の製造方法。

【請求項43】 上記剥離屬形成工程の前工程として、

上記母基板の主面上にダミー層を形成するダミー層形成 工程が施され、

上記切断工程において、上記回路ブロック体をそれぞれ 分離するカッタが上記ダミー層で停止されて上記母基板 の主面に違しないように制御されることを特徴とする請 來項42に記載の配練回路装置の製造方法。

【請求項44】 上記配線部形成工程が、上記絶線層上 に、薄膜技術や厚膜技術によって成膜形成される成膜奏 子を内蔵した少なくとも1層以上の成膜素子内蔵配線部 を形成する工程であることを特徴とする請求項36に記 載の酢線回路装置の製造方法。

【請求項45】 上記成機楽子の形成工程が、薄膜技術 によって抵抗体及びキャバシタとを成膜形成する工程 と、厚膜技術によってインダクタを成膜形成する工程と からなり。

上記成膜素子によって上記配線部を高周波回路部として 構成することを特徴とする請求項36に記載の配線回路 装置の製造方法。

【請求項46】 上記ベース基板に、アルミナ、ガラス セラミックアルミナイトライド或いはムライトから選択 された材料を基材とするセラミック多層基板が用いられ ることを特徴とする請求項36に記載の配線回路装置の 製造方法。

【請求項 4 7】 上記ペース基板に、ガラスエポキシ、 ポリイミド、ビスマレイトトリアジン樹脂、ポリフェニ ールエチレン樹脂、フェノール樹脂、ポリオレフィン樹 脂或いはポリテトラフルオロエチレンから選択された材 発を基材とする有機多層基板が用いられることを特徴と する譲求項。6 に記載の基準の路後置の製造方法。

【請求項48】 上記ペース基板に、少なくとも一方の 主面に感光性若しくは非感光性のエポキシ樹脂、ポリイ ま下或いはベンゾシクロプテンの誘電樹脂材耐と金属メ ッキ層とによって高密度取線層が形成されたセルドアッ ブ基板が用いられることを特徴とする請求項46又は請 求項47のいずれか1項に記載の配線回路装置の製造方 注

【請求項49】 絶練層と、この絶縁層にパターニング して形成された配練部と、この配練部に形成された多数 個の外部接続ランドとからなる薄厚のシート状に形成さ れてなり、他基板の平垣化された主面に形成された剥離 層上に形成されるとともに、この剥離層を介して上記母 基板から剝離されて形成されて陥すコックを

上記配線部上に実装された半導体チップ及びこの半導体 チップを封止する封止樹脂層と

主面上に、上記回路ブロック体の各外部接続ランドに対 応して多数個の接続ランドが形成されたベース基板とを 備え、

上記回路プロック体が、上記各接続ランドを相対する上 記外部接続ランドとそれぞれ接続されて、上記ベース基 板の主面上に接合されて実装されることを特徴とする半

#### 導体装置。

【請求項50】 上記各接続ランドにそれぞれポストバ ンプが形成されるとともに、上記ペース基板の主面に上 記ポストバンプを覆って熱可塑性樹脂材からなる接着剤 層が形成されてなり。

上記回路ブロック体が、上記ベース基板の主面上に重ね 合わされた状態で熱圧着されることによって上記各ポス トバンブが接着剤層を突き抜けて上記接続ランドと接続 されることを特徴とする請求項49に記載の半導体装 置。

【請求項51】 少なくとも1層以上の配線部が所定箇 所を互いに層間接続されて形成されるとともに、上記半 導体チップが実装された最上層の配線部或いは最下層の 軽線部に上記外部接続ランドが形成されてなることを特 徴とする請求項49に記憶の半導体装置。

【請求項52】 上記ベース基板に、アルミナ、ガラス セラミックアルミナイトライド或いはムライトから選択 された材料を基材とするセラミック多層基板が用いられ ることを特徴とする請求項49に記載の半導体結響。

【請求項53】 上記ペース越板に、ガラスエポキシ、ポリイミド、ビスマレイトトリアジン樹脂、ポリフェニールエチンン機脂、フェノール樹脂、ポリフェートルエチンン機能。フェノール樹脂、ポリナルたは北リテトラフルオロエチレンから選択された材料を基材とする有機多層基板が用いられることを特徴とする請求項49に記載の半導件装置。

【請求項54】 上記ペース基板が、少なくとも一方の 主面に、感光性者しくは非感光性のエポキシ樹脂、ポリ イミド或いはペンゾシクロプテンの誘電樹脂を想と金属 メッキ層とによって高密度配線層が形成されたビルドア ップ基板が用いられることを特徴とする請求項520元ずれ17度に対しています。 請求項530元ずれ17度に観め半導体装置。

【請求項55】 上記半導体チップ及び封止樹脂層が表面を研磨されて薄型化されていることを特徴とする請求項49に記載の半導体装置。

【請求項56】 上記配線部に、電極パターンと、金属 膜からなる多数個の突起電極とが形成され、

上記封止樹脂層が表面を研磨されて上記各突起電極と半 導体チップとが露出されていることを特徴とする請求項 49に記載の半導体装置。

【請求項57】 露出された上記各突起電極に、それぞれ金属ボール端子が設けられていることを特徴とする請求項56に記載の半導体装置。

【請求項58】 上記配線部の底面に表面実装型部品及び/又は半導体チップが実装されるとともに、これらを 封止する封止樹脂層が形成された上記回路プロック体を 構造ることを特徴とする請求項49に記載の半導体装

【請求項59】 上記半導体チップと封止樹脂層との表面を研磨されて薄型化されていることを特徴とする請求項50に記載の半導体装置。

【請求項60】 平坦化された主面を有する路基板の上 記主面上に刺離層を形成する刺離層形成工程と、上記刺 離層上に緑線層を形成する刺離形成工程と、上記絶縁 層に多数個の外部接続ランドを有する配線部をパケーニ ングして形成する配線部形成工程とを経て博写の回路ブ ロック体を形成する回路ブロック体形成工程

上記回路プロック体の配線部上に半導体チップを実装する半導体チップ実装工程と、

上記半導体チップを封止する封止樹脂層を上記回路プロック体の配線部上に形成する封止樹脂形成工程と、

上記剥離層を介して上記母基板から上半導体チップを実 装した回路ブロック体を剥離する剥離工程と、

上記回路ブロック体をベース基板の主而上に接合して実 装する回路ブロック体接合工程とを有することを特徴と する半導体装置の製造方法。

【請求項61】 上記配線部の各接続ランドにポストバンブを形成するポストバンブ形成工程と、熱可塑性樹脂材からなる接着剤層が形成された上記ペース基板に対して重ね合わされた状態で熱圧着処理することによって接合される接合工程とが確され

上記外部接続ランドに対して、上記各ポストパンプが上 記接着剤層を突き抜けてそれぞれ接合することにより上 記べース基板に形成された接続ランドとの接続が行われ ることを特徴とする請求項60に記載の半導体装置の製 造方法。

【請求項62】 上記半導体チップ実装工程が、少なく とも1層以上の配線部が所定箇所を互いに層間接続され て形成されてなる上配回路ブロック体の最上層の配線部 に上記半導体チップを実装する工程であることを特徴と する額或項60に記録の半導体装備の制造方法.

【請求項63】 上記母基板に、シリコン基板或いはガラス基板を用ることを特徴とする請求項60に記載の半 尊体装置の製造方法。

【請求項64】 上記刺離層形成工程が、上記母基板の 主面上に金属膜層からなる剥離層を形成する工程である ことを特徴とする請求項60に記載の半導体装置の製造 方法。

(請求項 6 5] 上記判施工程が、酸溶液或いはアルカ リ溶液に浸漬することにより、上記金属層からなる判離 層から上配回路プロック株本制館する工程であることを 特徴とする請求項60に記載の半導体装置の製造方法。 (請求項66) 上記母基板に対して、その主面上に上 記回路プロック体が複数個無数して形成され

上記母基板上においてそれぞれ分割される切断工程が施 された後に、上記刺離工程が施されて上記回路プロック 体が1個ずつに分離されて形成されることを特徴とする 器求項60に配載の半頭体装置の製造方法。

【請求項67】 上記剥離層形成工程の前工程として、 上記母基板の主面上にダミー層を形成するダミー層形成 工程が施され、 上記切断工程において、上記回路ブロック体をそれぞれ 分離するカッタが上記ダミー層で停止されて上記母基板 の主面に達しないように制御されることを特徴とする請 求項66に記載の半導体装置の製造方法。

【請求項68】 上記ベース基板に、アルミナ、ガラス セラミックアルミナイトライド或いはムライトから選択 される材料を基材とするセラミック多層基板が用いられ ることを特徴とする請求項60に記載の半導体装置の製 造方法。

【請求項69】 上記ベース基板に、ガラスエポキシ、 ポリイミド、ビスマレイトトリアジン樹脂、ポリフェニ ールエチレン樹脂、フェノール樹脂、ポリオレフィン樹 脂或いはポリテトラフルオロエチレンから選択される材 料を基材とする有機多層基板が用いられることを特徴と する請求項60に記載の半導体装置の製造方法。

【請求項70】 上記ベース基板に、少なくとも一方の 主面に感光性若しくは非感光性のエポキシ樹脂、ポリイ ミド或いはベンゾシクロプテンの誘電樹脂材層と金属メ ッキ層とによって高密度配線層が形成されたビルドアッ プ基板が用いられることを特徴とする請求項68又は請 求項69のいずれか1項に記載の半導体装置の製造方 法。

【請求項71】 上記封止樹脂形成工程と上記剥離工程 との間において、上記半道体チップ及び封止樹脂層の表 而を研修して強型化する研修工程を施すことを特徴とす る請求項60に記載の半導体装置の製造方法。

【請求項72】 上記配線部に、電極パターンと、金属 膜からなる多数個の突起電極とを形成する電極形成工程 と、上記封止樹脂層の表面を研磨して上記各突起電板と 半導体チップとを露出させる研磨工程とを施すことを特 徴とする請求項60に記載の半導体装置の製造方法。

【請求項73】 戯出された上記各突起雷極にそれぞれ 金属ボール端子を設ける金属ボール端子形成工程を施す ことを特徴とする請求項72に記載の半導体装置の製造 方法。

#### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】 本発明は、薄型化が図られた 同路ブロック体及びその製造方法と、この回路ブロック 体を備えて高密度薄型化が図られた配線回路装置及びそ の製造方法と、上記回路ブロック体を備えて高密度薄型 化が図られた半導体装置及びその製造方法に関する。

### [0002]

【従来の技術】近年、各種の電子機器等においては、小 型軽量化、高機能化或いは多機能化が図られており、内 蔵される配線回路装置や半導体装置についても小型高密 度実装化が図られている。配線回路装置は、配線回路の ビアの微細化或いは配線ピッチの狭窄化が図られるとと もに、ICパッケージの小型化や多ピン化、半導体チッ プのベアチップ実装、さらにはコンデンサや抵抗体等の 受動素子の小型化や表面実装化等の技術開発により、小 型高密度実装化が図られている。一方、受動素子におい ては、小型化の准展に伴って従来技術での製造或いは基 板に対する実装が極めて困難となっている。したがっ て、配線回路装置においては、回路基板の主面上や層内 に受動素子を直接成膜して形成した成膜素子内蔵型の配 線回路装置も提案されている。

【0003】かかる成膜素子内蔵型配線回路装置は、セ ラミック基板上に、例えば金属や絶縁体のペーストをス クリーン印刷法等によって印刷する厚膜技術を用いて抵 抗体やキャパシタが成膜形成されてなる。しかしなが ら、厚膜技術による受動素子の形成は、パターン精度や 原み精度に難があり、また再現性等のバラツキによって 十分な信頼性が得られていないといった問題がある。ま た、厚膜技術による受動素子の形成は、基板上に塗布し たペーストを焼結させるために高温処理が行われること から、耐熱性を有する基板が用いられなければならず、 材料が制限されて比較的高価であるといった問題があっ た。

【0004】一方、半導体装置においても、1個の半導 体チップに所定の機能を集約するいわゆるシステム大規 模集積回路(LSI:large-scall integrate circui t) 化が図られている。また、半導体装置においては、 プロセス技術の進展によって、例えばロジック機能とメ モリ機能或いはアナログ機能とデジタル機能等のように **異なる機能が混載されたシステム LS I も提供されてい** る。さらに、半導体装置においては、小型、薄型化の要 求も大きく、例えば半導体をウェハ状態で裏面から機械 的、化学的或いはその両方の方法によって研磨処理を施 して薄型化を図ることも行われている。

【0005】しかしながら、システムLSIは、複数の プロセスを経て各機能ブロックを混載する構造であるた めに、プロセス数が増加し、結果的に製造時間の増大や 歩留りの低下等が生じてコストアップとなるといった問 題があった。半導体装置においては、かかるシステムし SIの問題点を解決するために、例えばマルチ・チップ ・モジュール (MCM: multi chip module) 化の対 応も図られる。このMCMは、各プロセスの機能ブロッ クを個別の半導体チップとして製造し、これら半導体チ ップを同一の配線基板上に実装してシステムLSIと同 様の機能を半導体モジュールで実現したものである。 [0006]

【発明が解決しようとする課題】配線回路装置において は、上述した問題点を解決するために、図29及び図3 0に示すようにフォトグラフィック法、スパッタリング 法や蒸着法等の薄膜形成技術を用いた成膜素子内蔵型配 線回路装置の検討が図られている。図29に示した配線 回路装置100は、コア基板101の主面に絶縁層10 2が形成され、この絶縁層102上に配線パターン10 3とともに抵抗体104が成膜形成されている。抵抗体 104は、例えばニッケルークロム(NiーCr)や、 鑑化タンタル(TaN)或いはタンタル(Ta)等によって形成されている。なお、響化タンタルは、温度係数 (TCR)が100PPM/で以下の小さな値であり、 寿命特性の安定度で優れていることから好適に用いられ

【0007】また、図30に示した配線回路を図105 は、上述した配線回路装置100と同様に主面に絶縁層 102が形式された記線パターン103の相対する両 端部103a、103b間にキャパシタ106が成膜形 成されている。キャパシタ106は、詳細には下部域 パターン103a上に誘電採簿107が成膜されると もにこの誘電体層107上に上部配線パターン103b が積層形成されてなる。誘電体層107は、例えば酸化 タンタル(7a。0。)や、梁化シリコン(Si

 $_{\rm S}$   $_{\rm A}$  ) 戦いはチタン酸パリウム( $_{\rm B}$   $_{\rm A}$   $_{\rm A}$   $_{\rm C}$   $_{\rm C}$   $_{\rm A}$   $_{\rm C}$   $_{\rm$ 

【0008】配線回路装置においては、例えばコア基板 に受動素子を形成する際に機能するように導電性を有す るシリコン基板が用いられている。このため、配線回路 装置においては、例えばマザー基板等に実装する場合に 配線パターンに形成した多数のランドとマザー基板のラ ンドとの間をワイヤボンディング法によって接続するた めに、受動素子形成層の表面に端子パターンが形成され る。したがって、配線回路装置においては、端子パター ン形成工程やワイヤボンディング工程が必要であった。 【0009】ところで、通信端末機器等においては、小 型軽量で携帯が可能であることが必須となっており、送 受信部においてアナログの高周波信号の変換処理を行う 高周波モジュールが備えられる。図31に示した高周波 モジュール110は、ベース基板部111上に、薄膜技 術や厚膜技術によって層内に成膜受動素子を形成した高 周波素子關部112を結贋形成してなる。高周波素子層 部112は、ベース基板部111の配線パターン113 上に絶縁層114を介して第1配線層115が形成され る。高周波素子層部112は、絶縁層114に形成した ビア116を介してベース基板部111の配線パターン 113と第1配線層115とが接続される。

【0010】高周波素子層部112には、第1配線層1 15に、上述したような抵抗体117やキャパシタ11 8が成膜形成されてなる。高度波表子層部112には、第1配線層115上に第2の絶縁層119が形成され、さらにこの第2の絶縁層119上にピア116を介して第2配線層12の地積層形成されてなる。高周波表子層 8112には、この第2配線層120にインダクタ12 1が形成されている。なれ、インダクタ121について は、利得の損失から、一般にスパッタリング法等による 審機形成技術により形成されずに、例えばメッキ法等に よる厚勝形成技術によって形成される。

[0011]ところで、かかる高関波モジュール110 においては、ベース基板部111上に高精度の抵抗体1 17やキャバシタ118がバッタリング法等の薄膜形 成技術によって形成されるために、ベース基板部111 にスパッタリング時の無点深度の保持、マスキング時のコ シリングラフィ時の焦点深度の保持、マスキング時のコ ンタクトアライメント特性等か必要となる。ベース基 部111には、このために高精度の平坦性が必要とされるとともに、絶縁性、耐熱性或いは耐薬品性等が要求さ

【0012】高関波モジュール110においては、ベース基板部111のコア基板に、かかる特性を有するSi基板やガラス基板が用いられて、LS1と別プロセスにより低コストで低損失な受動素子の成膜形成が可能とされるようになる。高周改モジュール110は、Si基板やガラス基板を用いることで、従来のセラミックモジュール技術で用いられる印刷によるパターン等の形成方法・グブシトを撮影板に足嫌がテンを形成する温式エッチング法等と比較して、高精度の受動素子の形成が可能であるとともに、素子サイズをその面積が1/100度まで極かるとともに、素子サイズをその面積が1/100度まで極かることが可能とつた。高周数モジュール110は、Si基板やガラス基板を用いることで、成膜受動素子の使用限界間波数帯域を20GH2まで高めることも可能となった。

【0013】しかしながら、高周波モジュール110に おいては、例えばマザー基板等に実装するために上述し たように高角波素子層部112にランドの形成やワイヤ ボンディング法等による接続工程が必要となる。高周波 モジュール110は、高周波信号系の配線パターンが 成された高角波素子層部112に対して、ベース基板部 111側から電源やグランドの供給配線或いは制御系信 号配線が行われる。高周波送受信モジュール111を いては、このためにベース基板部111と高層波素子層 部112との間に電磁的干渉が生じるとともに、配線層 を多層に形成することによるコストアップになるといっ た問題を生とない。

【0014】高周波モジュールについては、上述したシ リコン基板やガラス基板に起因する問題点を解決するために従来の低爆基板装置に一般的に用いられている比較 的廉価で多層化が可能な有機配線基板の適用が検討され る。かかる高周波モジュールは、有機配線基板を用いる ことによって、ベース基板部に電源やグランドの配線部 や制御系の配検部を構成することで、両者の環盤的分類 が図られ電磁干が必多生か抑制されて特性の向上が図ら れるようになる。高周波モジュールは、ベース基板部に 充分な面積を有する電源やグランドの配線を形成することが可能となることから、レギュレーションの高い電源 供給が行われる。

【0015】しかしながら、高周波モジュールは、多層 配線基板をベース基板としてその上部に高周波素子層部 を形成する場合に、ベース基板が上述したシリコン基板 やガラス基板の特性を十分に有していないことから高精 度の成膜受動素子を形成し得ないといった問題がある。 また、高周波モジュールは、多層配線基板がそれ自体に 反りが有るために、パターニング工程を順次行う際に各 層の配線パターン等の位置合わせ精度が低下して高精度 に製作されないといった問題がある。さらに、高周波モ ジュールは、多層配線基板がその表面が比較的粗いとと もにこれに形成した配線パターンにより大きな凹凸も有 るために、平坦性を要求される高精度の成膜受動素子の 形成が困難であるといった問題があった。高周波モジュ ールは、多層配線基板の耐熱性が小さいために、スパッ タリング工程を施すことが困難であるといった問題があ った。

【0016]一方、図32に示す半導体装置130においても、配線基板131として有機基版やセラミック基 板が用いられ、その表集主面・総線層132、135かそれぞれパターン形成される・半導体装置130は、配線層134、135にの表までしたいが適宜の配線パターンや必要に応じて成農素子等が形成されるとともに、一方主面上に半導体チップ136がフェースダウン実装される。半導体装置130に表現したスルーホール137を介して行われる。半導体装置130には、配線層134、135を被覆してソルダレジスト層138、139が形成されるともにピア140、141を介して持め端等442の外部接続端を143が形成されている。

【0017】ところで、半導体装置130においては、 これらの配線基板131の主面に形成される配線パスの ピッチが製造条件から最小でも約100 um程度である ことから、各半導体チップ136間で多数の接続が行わ れる場合に大きな面積或いは配線層が多層化された配線 基板131が必要となる。また、半導体装置130にお いては、配線基板131の表裏主面に半導体チップ13 6を実装する場合に、スルーホール137を介して各半 導体チップ136或いは配線パターン間の接続が行われ る。半導体装置130においては、加工条件等からスル ーホール137やランドがその孔径を最小でも約50 u m、ランド径が最小でも約50 umより大きくなるため に、大きな面積を有する配線基板131が必要となる。 【0018】半導体装置130は、上述した配線基板1 31に起因する問題点から、各半導体チップ136間を 接続する配線パスが長くなるとともに多層化に伴って配 線パスに多数個のピアホール140、141が介在す

る。このため、半導体装置130は、配線パスのL・C ・R成分が大きくなってシステムLSIと比較して性能 が劣化するといった問題があった。

[0019]また、半導体装置130においては、上述したようにマザー基板等に実装するために配線基板13 の裏面に接続用の外部接続電橋143が形成され、この裏面に接続用の外部接続電橋143が形成され、この裏面に接続して半導体チップや他の電子部品等を実装することができなかった。半導体装置130においては、このために半導体チップ136の周辺回路の取り込みや配線差板131に対する高密度の実装が困難となるといった問題があった。

【0020】一方、半導体装置130においては、薄型 化を図るためにウェハ状態で研菌された半導体チップ1 36を配線基板131に突旋する方法も採用されてい る。しかしながら、薄型化された半導体チップ136 は、機械的強度が劣化しているために耐強後の取り扱い が難しく、例えば次工程への搬送等の取扱時に割れが生 じたり、個計化するためのダイシング加工時に欠けが発 生する等の問題があった。また、薄型化された半導体チ ップ136は、配線基板131に実装する際にもチップ 欠けや割れが発生し易いといった問題があった。

【0021】半導体装置130においては、上近したように平坦性や耐熱性に優れるシリコン基板やガラス基板を用いることはより配設層の内傷類性の由しが図られるが、表裏面間の導通構造を形成することが困難であるために半導体チップを表頭面に実装して高密度化を図ることが難しい。また、半導体装置130においては、各配線層内の配線密度の差異等によって配線基板131に反りが生じやすくなる・半導体装置130は、特に有機基板が5なる配線基板131を用いた場合に、半導体チップ136の実装工程で負荷される熱によって配線基板131の反りの発生がさらに大きくなり、例えばマザー基板に実接する際に半田不良が生じて信頼性が労化するといった問題があった。

[0022] したがって、本発明は、平坦性がよく反り の小さい等の特性を有するシリコン基板やガラス基板に 着目し、これを母基板として薄膜技術や厚膜技術によっ て絶縁層を介して成膜素子内蔵配線層を形成した後に剥 離工程を経ることにより高精度、高機能、高信頼性で薄 型化されて、パッケージの小型化、低価格を図る回路ブ ロック体及びその製造方法、この回路ブロック体を備え る配線回路装置及びその製造方法並びに回路ブロック体 を備える半導体装置及びその製造方法を提供することを 目的に振奏されたものである。

#### [0023]

【課題を解決するための手段】上述した目的を達成する 本発明にかかる回路プロック体は、絶縁層と、この危機 層にパターニング形成された配線部と、この配機部に形 成された多数側の外部接続ランドとからなる視準のシー ト状に形成されてなり、母基板の平坦化された主面に形 成された剥離層上に形成されるとともに、この剥離層を 介して母基板から剥離されて形成されてなる。

【0024】以上のように構成された本発明にかかる回 防ブロック体によれば、高精度の平坦特性、耐熱特性や リソグラフィ時の焦点深度の保持、マスキング時のコン タクトアライメント特性が良好であり発線性や耐薬品性 を有する母基性に割敗されることで、基板の良いや表 面の凹凸に影響されることなく機細な配線パスを有して 高精度の成果素子を内蔵したり半導体ナップや電子部起き 等の高密度実施を可能とする希膜を信頼が高い配線 部が形成される。したかって、回路ブロック体によれ ば、ベース基板等に接合することによって、信頼性の高 い指線回路整備を構成する。

【0025] また、上述した目的を達成する本発明にかかる回路ブロック体の製造方法は、平坦化された主面を 有する母基板の上記主面上に剥離層を形成する神鶴層形 成工程と、剥離層上に絶縁解を形成する神線研形成工程 と、絶縁層に多数個の外部接続ランドを有する配納部を パターニング形成する正練部形成工程と、刺離層を介し で母基板から絶縁層と配練部とからなる標準の回路ブロ ック体を刺繍する剥離工程とを有してなる。

[0026]以上の工程を有する本発明にかかる回路プロック体の製造方法によれば、高精度の平坦特性、耐熱特性やリングラフは時の無点液度の保持、マスキング時のコンタクトアライメント特性が良好であり、総縁性や耐薬品性を有する母基板上で回路プロック体を製作することで、基板の反りや表面の凹凸に影響されることなく微細な配線パスを有して高積度の成膜素子を内蔵したり半導体チップや電子部品等の高密度実装を可能とする高熱度で個類性の高い配線部を有する回路プロック体を効率的に製作する。

【0027】さらに、上述した目的を達成する本発明に かかる配練回路装置は、回路プロック体と、主面上に回 路プロック体の各外部接続ランドに対応して多数個の接 続ランドが形成されたベース基板とを備えてなる。配線 回路装置は、絶縁層と、この絶縁層にパターニング形成 された配線部と、この紀線層に形成された多数個の外部 接続ランドとからなる薄厚のシート状に形式された数 り、母基板の平垣化された主面に形成された刺離層上に 形成されるとともに、この刺繍層を介して母基板から判 離されて形成される。配線回路装置は、回路でロック体 能されて形成される。配線回路装置は、回路でロック体

【0028】以上のように構成された本発明にかかる配 線回路後置によれば、高視度の平坦特性や耐熱特性或い はリソグラフト時の焦点硬度の保持、マスキンが時のコ ンタクトアライメント特性が良好であり、絶縁性や耐薬 品性を有する母基板上で製作されることでベース基板の 反りや表面の囚力に影響される

が、各接続ランドを相対する外部接続ランドとそれぞれ

接続されてベース基板の主面上に接合されて実装されて

なる。

高精度の成膜系子を内蔵したり半導体チップや電子部品等の高密度実装を可能とする高精度で信頼性の高い配線 部が形成された回路ブロック体を備える。したがって、 配線回路接置によれば、配線能とベース基板側の回路部 とが電気的、電磁的に分離されて相互の干渉の発生が抑 制されることで特性の向上が関られるとともに、ベース 基板側に充分な面積を有する電源やグランド等の配線を 形成することが可能とされることからレギュレーション の素い電線供給が行われるようになる。

【0029】さらにまた、上述した目的や遺成する本発 明にかかる配線回路装置の製造方法は、母基板を介して 回路ブロック体を形成する回路ブロック体形成工程と、 回路ブロック体を一へ及基板の主面上に接合して実装する る回路ブロック体を一位と有して、配線回路装置を 製作する。回路ブロック体形成工程は、母基板の平坦化 された主面上に刺離層を形成する刺離層形成工程と、制 維層上に絶縁層を形成する刺離層形成工程と、根 多数個の外部接続ランドを有する配線部をパペーニング 形成する配線部形成工程と、刺離層を介して母基板から 維続層と配線部とからなる回路ブロック体を制度する。 維続層と配線部とからなる回路ブロック体を制度する。

【0030】以上の工程を有する本発明にかかる配線回 路装置の製造方法によれば、高精度の平坦特性や耐熱特 性或いはリングラフィ時の焦点環度の保持、マスキング 時のコンタクトアライメント特性が良好であり、絶縁性 や耐薬品性を有する母基板上で回路ブロック体を製作

し、この回路プロック体をベース基板に接合して配線回 ・ 一ない。 ・ では、 

[0031] また、上述した目的を連成する本発明にかる半導体装置は、薄厚のシート状に形成された回路ブロック体と、この回路ブロック体の配線部上に実装された半導体チップ及びこの半導体チップを封止する封止樹脂層と、上面上に回路ブロック体の各外部接続ランドに大型にて多数側の接続ランドが形成されたベース基板とを備えてなる。回路ブロック体は、絶縁層と、この危縁部に形成されたマースを受している。

【0032】以上のように構成された本発明にかかる半 導体装置によれば、高精度の平坦特性や耐熱特性或いは リソグラフィ時の焦点深度の保持、マスキング時のコン タクトアライメント特性が良好であり、絶縁性や耐薬品 世を有する母基板上で製作され、ベース基板の反りや表 面の凹凸に影響されず微細を配縁パスを有する回路プロ 高密度に実装化される。半導体チップが高柄度にかつ高 密度に実装化される。半導体接置によれば、半導体チッ プを実接した配縁部とベース基板側の回路組とが電気 的、電銀的に分離されて相互の干渉の発生が即削されて 特性の自上が思られるとともに、ベース基板側に充分な 面積を有する電源やグランドの配線を形成することが可 能であることからレギュレーションの高い電源供給が行 われるようになる。半導体接際によれば、半導体チップ や対止側態を研鑚して薄型化が図られるとともに、半導 体チップの欠けや割れ等の発生も低減されるようにな る。

【0034】以上の工程を有する本発明にかかる半導体 装置の製造方法によれば、高精度の平坦特性や耐熱特性 或いはリソグラフィ時の焦点深度の保持、マスキング時 のコンタクトアライメント特性が良好であり、絶縁性や 耐薬品性を有する母基板上で同路ブロック体を製作し、 この回路ブロック体をベース基板に接合して半導体装置 を製作することで、ベース基板の反りや表面の凹凸に影 響されない微細な配線パスが形成されて半導体チップの 高精度な高密度実装を可能とする信頼性の高い半導体装 置が効率的に製作される。半導体装置の製造方法によれ ば、配線部や半導体チップとベース基板側の回路部とが 電気的、電磁的に分離されて相互の干渉の発生が抑制さ れて特性の向上が図られるとともにベース基板側に充分 な面積を有する電源やグランドの配線を形成することが 可能であることからレギュレーションの高い電源供給が 行われる半導体装置が製作される。半導体装置の製造方 法によれば、半導体チップや封止樹脂を研磨して薄型化 が図られるとともに、半導体チップの欠けや割れ等の発 生も低減されるようになる。

[0035]

【発明の実施の形態】以下、本発明の実施の形態につい

て、図面を参照して詳細に説明する。実施の形態として 示す回路ブロック体2は、携帯通信端末機器等に備えら れて送受信能に払いてスーパーペーテロダイン元やダイ レクトコンパージョン方式によってアナログの高周被信 号の変換処理を行う高周波モジュール4に実練される。 飯1上において製作された後に剥離工程を経て母基板1 から分離され、多個配原基板からなるペース基板3に接 をされて高板型をジュール4年機成する。高級をジュール4は、ペース基板3億次 に対する電源系の配線、削御系の配線あるいはグランド 面を構成する。

【0036】高周波モジュール4の製造工程において

は、図2に示した母基板1が製造工程に供給される。母 基板1には、絶縁性、耐熱性或いは耐薬品性を有し、高 結席の平坦面の形成が可能であり剛性が高いSi基板や ガラス基板が用いられ、詳細を後述する各工程を経てそ の主面上に回路プロック体2が製作される。製造工程に おいては、かかる母基板 1 を用いることで、スパッタリ ング時の表面温度の上昇に対する耐熱特性やリソグラフ ィ時の焦点深度の保持、マスキング時のコンタクトアラ イメント特性の向上が図られるようになる。したがっ て、製造工程においては、従来の印刷法や得式エッチン グ法等と比較して、サイズが面積で1/100程度まで 縮小され、使用限界周波数帯域も20GHzまで高めら れる高精度の回路プロック体2の製作を可能とする。 【0037】製造工程は、上述したように母基板1の基 材5が8:基板やガラス基板からなり、高精度の平坦面 に形成されたこの基材5の主面上に剥離層6を成膜形成 する剥離層形成工程 (s-1)を第1工程とする。剥離 層6は、適宜の成膜技術によって成膜形成された銅層や アルミニウム層等の金属層からなり、図2に示すように 基材5の主面上にスパッタ法によって厚みが1000Å 程度となるように均一な厚みを以って全面に亘って成障 形成するとともに、この金属層の表面にスピンコート法 によって厚みが1乃至2 u m程度の樹脂層、例えばポリ イミド樹脂層を成膜形成してなる。母基板1は、後述す るように複数層の積層体からなる回路ブロック体2をそ の主面上に形成するが、剥離層 6 が、後述する剝離工程 において回路ブロック体2を剥離する作用を奏する。

[0038] 製造工程は、母基板1の剥騰層6上に第1 の絶縁層7を成販形成する第1の絶線層形成工程(s-2)を擦2工程とする。第1の絶線層7は、低誘電率で 低いTan &、すなわち高周波特性に優れかつ耐熱性や 耐聚品柱に優れた絶縁性誘電材によって形成される。絶 線性誘電材には、例えばが1/45ド、ベンゾシクロプテ ン(BCB)、ポリノルボルネン(PNB)、液晶ボリ マ(LCP)或いはエボキン樹脂やアクリル系樹脂が用 (bCP)或いはエボキン樹脂やアクリル系樹脂が用 6上に適宜の成膜技術によって所定のパターンを以って 形成される。第1の絶縁層では、感光性の絶縁性誘電状 を用いた場合には、フォトリングラフ法により剥離層 6 上に直接パターン形成される。第1の絶縁機 71は、非感 光性の絶縁性誘電材を用いた場合には、例えばフォトリ ソグラフ法とドライエッチング法により剥離層 6上にパ ターン形成される。

【0039】製造工程は、例えば母基板1にメッキ処理を施して上述したようにバターン形成された第1の絶縁 層7の開口部に対応して刺爆船 6上1企属メッキ層からなる第1の配線層8を成携形成する第1の配線層形成工程(s-3)を第3工程とする。製造工程は、剥斃層6を電圧的加電極として例えば刺メッキ処理を施すとによって第1の絶縁層7の開口部に対応した剥削層6の露出部位に刺をメッキして、図4に示すように第1の絶縁層7と限は同一の呼みとなるように制御された第1の配線图8を形成する。

【0040】第1の配線層8と第1の始線層7とは、剥離層6との境界面が後述するように回路ブロック体2を 毎基板1から別離する際の制度面を構成する。第1の配線層形成工程は、第1の配線層8を銅メッキによる厚膜 線層形成工程は、第1の配線層8を銅メッキによる厚膜 の平坦面に形成することで、この剥離面を高精度 の平坦面に形成することを可能として後述するようにつ 不入基板3に対して接合する際に安定した接合が行われるようにする。また、第1の配線層8は、回路ブロック 体2におけるゲランドや電波部として構成されることか 5元分な厚みを有することが好ましく、メッキによる厚 服形成技術により好適に形成される。

【0041】第1の配線層8は、鋼メッキによって剥離層6上に距接成膜形成するようにしたが、例えば剥離層6上に形成された金ーニッケルによる下地層上に形成するようにしてもよい。第10配紙層8は、この下地層が、後述するようにベース基板3等に形成されたランド等と半田バンブ等を介しての接続端子部として有効に作用する。

[0042] 第1の配線層8と第1の砂線層でについて 低、倒えば鈴上ニッケルー解の金属層を形成し、この金属層 にエッチング処理を施して配線パターンを形成するとと もに絶線層を形成するようにしてもよい。また、第1の 配線網を形成かるようにしてもよい。また、第1の 配線網を形成がるようにしてもよい。また、第1の 配線所と第1の秒線層でについては、例えば軸線層 上にメッキレジスト層を形成し、メッキによって所定の 配線パターンを形成するアディティブ法等によって形成 するようにしてもよい。

[0043] 製造工程は、第1の絶縁層7と第1の配換 層8との上層に、第2の絶縁層9を重応正見つて形成す る第2の絶縁層形成工程(5-4)を第4工程とする。 第2の絶縁層9は、上述した第1の絶縁層7と同一の絶 縁性誘揮材によって形成される。第2の絶縁服形成工程 においては、第1の配線層8の所定部位を露屋させる複 数のピア10の形成も行われる。各ピア10は、感光性 の絶縁性誘電材の場合には所定のパターンを形成したマ スクを第2の絶縁層9の表面に取り付けてフォトリソグ ラフ法によって直接形成する。各ピア10は、例えば第 2の絶縁層9に対してレーザ照射を行ってホールを形成 する等の適宜の方法によって形成するようにしてもよ い。

【0044】製造工程は、第2の絶縁層9上に適宜の配線パターンを以って第2の配縁層1 上を形成する第2の配縁層1 14を形成する第2の配線層1 14は、上述した網メッキによる厚膜形成技術やスパッタリング法等による薄膜形成技術によって形成され、図5に示すように各と710を介して第10を乗りませた。第2の配線層11は、平坦性が保持された母基板1の主面上に形成された上述した成上を目標を表現上、電子を開発している。第2の配線層が12、平均性が保持された母基板1の主面上に形成された上述した成工程は、従来のように有機基板を基材として多層の配線層が観視形成される多層ブリント配線基板と比較し、機両が規限形成される多層ブリント配線基板と比較し、極めて高機度の第2の電機層11を形成する。

【0045】製造工程は、第2の配線層11に、図6に 示すように薄膜抵抗体12や薄膜キャパシタ13等の薄 膜素子を形成する薄膜素子形成工程(s-6)を第6工 程とする。なお、薄膜素子形成工程においては、後述す るようなインダクタも第2の配線層11に形成するよう にしてもよいことは勿論である。薄膜抵抗体12は、ト 述したように第2の配線層11に形成した抵抗体形成部 位間にニッケルークロムや窒化タンタル或いはタンタル 等の抵抗体形成材料を、フォトリソグラフ法、スパッタ リング法、蒸着法等の薄膜形成技術によって成膜して形 成される。薄膜抵抗体12の形成方法は、例えば形成部 位に対応する第2の絶縁層9上にリフトオフ法によって 窒化タンタル層を形成する工程と、この窒化タンタル層 上にレジスト処理を施した後に窒化タンタルをスパッタ リングする工程と、レジスト層部分の窒化タンタルを除 去する工程とを経て形成される。

[0046] 補胰キャパシタ13の形成方法は、第2の 配線層11上にキャパシタ形成部位を除く全面にレジスト をコーティングする工程と、ホウ酸アンモニウム等の 電解液中で整化タンタルが隔極となるように電界をかけ る。陽極酸化工程と、上部電極形成工程とを経て形成され る。陽極酸化工程と、上部電極形成型を経す工能であり、 窓化タンタルが動物酸化してなシタルオキウト層が形成 される。第2の配線層11には、必要な配線パターンだ けを残すようにフォトリングラフ処理によってレジスト のパターンニングが行われるとともに、タンルオキウ イト層にレジストを取り去った後にマスキングが施され て、例えばリフトオブ誌によってニッケル層と銅層とか をなる上部電板が形成される。

【0047】製造工程においては、上述したように高精度の平坦面と耐熱特性或いはリソグラフィ時の焦点深度

の保持、マスキング時のコンタクトアライメント特性が 良好であり、絶縁性や耐薬品性を有する母基板1を用い ることで、スパッタリング時の熱やエッチングの薬品等 に影響されること無く、第2の配線層11に高精度の薄 服抵抗体12や薄膜キャパシタ13が形成される。

【0049】製造工程は、第2の絶縁層14上に第3の 配線層16を形成する第3の配線層形成工程(s-8) を第12程とする。第3の配線層16は、例えばスパッ タリング法等の薄膜形成技術により銅配線パターンを形 版する方法や、銅メッキ等による厚膜形成技術により が武される。第3の配線層の成工程は、スパッタリン グ法等によって第2の絶縁層9上にニッケル及び銅とか らなるスパッタ層を決膜形成した後に、このスパッタ目 に対してフォトリソグラツ風更によって所定のパターン ニングを行う工程を有する。第3の配線層の形成工程 は、このスパッタ層に対して電界メッキにより数μπ程 は、このスパッタ層に対して電界メッキにより数μπ程 度の厚みを有する鯛メッキを選択的に行った後、 キーロレジストを除去しさらにスパッタ層を全面的にエッ チングすることによって図8に示すように第3の配線層 16を形成する

【0050】第3の配線層16は、ピア15の内壁に形成されたスパッタ層を介して、第2の配線層11や海膜 ドャパシタ13との電気的導過が図られる。第3の配線 層16には、その一部にスパイラル型のインダクタ17 が形成される。インダクタ17は、直列抵抗値が問題となるが、上述したように第3の配線層16がスパッタ層で対して解域・アナイン・アナスパッタ層であるとで対して解域・アドルでが10両をなり、で形成されることで損失の低下が抑制される。なお、第3の配線層16にも、例えば上述した薄膜抵抗体12や薄膜キャパある。なめ、第40を記録にないことは勿論である。

[0051]製造工程においては、上述した第3の配換 層16を展上層として母基板1に積層構造の回路プロッ ク体2が形成される。なお、製造工程においては、必要 に応じて第3の配線層16上にさらに多層の絶縁層學和 線層を形成するようにしてもよいことは勿論である。製 造工程は、母基板1と回路プロック体2との積層体を酸 或いはアルカリ溶液中に浸漬することによって、回路ブ ロック体2を発展は1から剥削する回路プロック体一般 基板剥離工程(s - 9)を第9工程とする。回路プロッ ク体2は、上述したように剥削層6が顕材により形成さ れており、塩酸溶液に浸漬することによって図りに示す ように剥離する。回路プロック体2は、第1の絶縁層7及び 第1の配練層8とから構成される露呈面が剥離面日を構 成する。

【0052】回路プロック体2は、剥離層のが繋材により形成されており例えば哨酸溶液に浸漬した場合に、剥離層のの裏面がわずかに溶解することによって母基板1から剥離する。なお、回路プロック体2は、この場合第1の配線層を列刺順面用も腐骸溶液によってその表面が侵されることから、剥離層6との間に予め保護層を形成するようにしてもよい。

【0053】回路プロック休とは、剥糠層6がCu房ー ポリイミド層によって構成されている場合に、塩酸溶液 に浸漬されることによってこのCu層とポリイミド層と の界面から剥離が行われる。回路プロック体とは、例え ば酸素プラズマによるドライエッチング法が施されるこ とにより、第1の絶線層7及び第1の配線層8側に残っ たポリイミド層の除去が行われる。

【0054】以上の工程を有する回路プロック体2の製造工程によれば、高平坦性を有し機械的強度が大きな母 施板1を用いてその主面上に多層の回路プロック体2を形成することから、各層及び各配線層内に形成される薄膜受動素子12、13等が極かて高精度に形成される。 国路プロック体2の製造工程によれば、従来の半導体プレゼスト間、メッキレジスト層、メッキレジスト層、メッキレジスト層、メッキレジスト層、メッキレジスト層、メッキレジスト層、メッキレジスト層、メッキレジスト層、メッキレジスト層、メッキレジスト層、メッキレジスト層、メッキレジスト層、メッキレジスト層、メッキレジスト層、メッキレジスト層、メッキレジスト層、メッキレジスト層、メッキレジストの整体処理が可能とされることで、各配線層に幅寸法が1 u m以下の配線パターンが形成される。

【0055】回路プロック体2の製造工程によれば、例 えばプリント配線基板のような有機基板上やセラミック 基板等上に上述した各工程を終て形成した場合に生じる 基板の反りや収縮或いはうねりや凹凸がほとんど無いことから、各層や神襲受動業子或いは配線パタンの精度 労化が抑制されて高精度に形成される。回路プロック体 2の製造工程によれば、各触線層等の形成に高温処理を 気である。 変する場合に有機基板で問題となる耐熱性や影響も無 く、またスパッタ層の成膜に際しての真空影響も無 スの問題或いはゴミの問題等についてもその低減が図ら わる。

[0056] 国路プロック休2の製造工程によれば、各 配線層に形成される配線パターンの密度が異にされてい る場合においても、機械的設定を有する母基板」上で回 路プロック休2の製作が行われることで反りやうねりあ るいは凹凸等の発生が抑制される。したがって、回路プ ロック休2の製造工程によれば、各配線層が高落度に形 成されて信頼性の高い回路プロック体2が製造される。 回路プロック体2は、反りやうねり或いは凹凸がほとん ど無いことから、ベース基板等に実装する場合において 半田付け不良等の発生が抑制される。

【0057】製造工程は、母基板1から剥離された回路 ブロック体2がベース基板3に接合されるとともに、後 述するように部品の実装工程等が施されることによって 高周波モジュール4の製造が行われる。製造工程におい ては、多層化された有機基板やセラミック基板がベース 基板3として用いられる。ベース基板3は、図10に示 すようにコア基板3aに対してその表面側と裏面側都に 多層の配線層3b、3cが形成されてなり、各層間或い は上下配線層3 b、3 cが多数の層間ビア20により適 官接続されてなる。ベース基板3には、上部配線層3b の表面上に配線パターン19aが形成されるとともに、 下部配線層3 c に端子ランド19 b が形成されている。 【0058】ベース基板3は、アルミナ、ガラスセラミ ックアルミナイトライド或いはムライトを基材とするセ ラミック多層基板が用いられる。ベース基板3は、ガラ スエポキシ、ポリイミド、ビスマレイトトリアジン樹 脂、ポリフェニールエチレン樹脂、フェノール樹脂、ポ リオレフィン樹脂或いはポリテトラフルオロエチレンを 基材とする有機多層基板が用いられる。ベース基板3 は、少なくとも一方の主面に、感光性若しくは非感光性 のエポキシ樹脂、ポリイミド或いはベンゾシクロプテン の誘電樹脂材層と金属メッキ層とによって高密度配線層 が形成されたビルドアップ基板が用いられる。

【0059】ペース基板3には、上部応減層3らの配換パターン19a上に複数のポストパンプ21を適宜形成するポストパンプ形成工程(5-10)が施される。ポストパンプ形成工程は、電解メッキ法や無電解メッキ法とによって網パンプからなるポストパンプ21を形成する工程である。ポストパンプル成工程は、後述するアンダーフィル2の厚みとほぼ等しい厚み、例えば20μm~100μmの原みを有するポストパンプ21を形成する。ポストパンプが成工程においては、ポストパンプ21の表面にニッケルー金メッキを施して金メッキ層を形成するようにしてもよく、また表面に半田メッキを施すようにしてもよい。

【0060】製造工程は、ポストバンプ21が形成されたベース基板3上に回路ブロック体2を接合する回路ブロック体2を接合する回路ブロック体2を接合する回路ブロック体2を接合する回路ブロック体2が、第1の起線層7と第1の配線層8とから構成される剥離面Hを接合面として接合が行われる。回路ブロック体2は、第1の配線層8とかターン形成されたランドが、相対するポストバンプ21と互いに接続されて図12に示すようにベース基板3に接合されて接合を被成する。

【0061】接合工程においては、例えばポストバンプ

21の表面に半田メッキを施したり半田バンプを設けた 場合には、第1の配線圏 8のランドに対して半田法によ る接続が可能となる。接合工程においては、第1の配線 圏 8に金層が形成されている場合には、表面能化が抑制 されることで半田の流れが良くなって銅層と比較して良 好な半田袋飲が行われる。

[0062] 接合工程においては、例えばポストバンプ 21の表面と第1の配線層 8のランドの表面とにそれぞ 4 金層が形成されている場合には、例えば金一金による 熱圧接法や超音波接合法によってこれちの間の接続が行 われる。回路プロック体2とベース基板3とは、その他 の適宜の疗法によってポストバンプ21と第1の配線層 8のランドとが接続されて接合されることは勿論であ る。

【0063】製造工程は、回路ブロック体2とベース基 板3との間に介在するポストバンプ21によって構成さ れた間隙にアンダーフィル22を充填してこれを埋設す るアンダーフィル充填工程(s-12)を第11工程と する。アンダーフィル22には、例えば半導体チップの フリップチップ実装工程において一般的に用いられるア ンダーフィル材及び充填方法が用いられる。アンダーフ ィル22は、ポストバンプ21の厚みよりも小径粒子の ものが用いられることにより、図13に示すように回路 プロック体2の接合面Hとベース基板3の主面との間に 均一に充填される。製造工程は、上述した工程を経て高 周波モジュール4を製造するが、例えば回路ブロック体 2の第3の配線層16上に高周波ICやチップ部品等を 実装する部品実装工程(s-13)や、マザー基板上に 実装するモジュール化工程(s-14)或いは回路プロ ック体2を遮蔽するシールドカバーの取付工程等が施さ れる。

【0064】製造工程においては、上述した工程を経て 高精度に製作された回路ブロック体2を有機基板やセラ ミック基板等からなる多層基板からなるペース基板3上 に実装して高周波モジュール4を製造する。製造工程に おいては、回路ブロック体2の製作工程においてベース 基板3が限与しないことから、従来の多層基板の製造プ ロセスを利用して製作されたペース基板3を用いること が可能となる、製造工程においては、高周波モジュール 4を、材料等に制限が無く高精度でかつ高機能化を図っ てより廉価でかつ効率的に製造する。

【0065】上述した実施の形態においては、回路ブロック体2とベース基板3とを、第1の配線層8のランドとボストバンブ21との接合とアンダーフィル22の充填とによって接合するようにしたが、かかる接合形態に販定されるものでは無い。回路ブロック体2とベース基板3 0主面上に設けられた接着列層23を介して一体的に接合される。接着列層23には、例えばエボキシ系側間接着物やアクリ別様になっている。接着列層23には、例えばエボキシ系側間接着物やアクリ

ル系開語接着列、好ましくは際便化型の開語接着剤が用いられる。接着剤圏23は、図14に示すようにポストパンプ21分形成されたペース基板3の主面上に均一な 厚みによって形成される。なお、接着剤層23は、例えば上述した樹脂接着剤と同一素材の均一な厚みを有する 板状体からなり、これをベース基板3の主面上に接合することによって形成するようにしてもよい。

【0066]製造工程においては、図15に示すように 接着制層23が設けられたベース基板3に対して、第1 の絶線層7と第1の記線層82から構成される制能面目 を接合面として回路プロック体2の接合が行われる。回 路ブロック体2とベース基板3とは、適宜の位置決め治 具等を用いて指1の配線解2のランドが相対するポスト パンプ21と互いに対応位置されるようにする。製造工程においては、図16欠印で示すようにベース基板3に 担して回路プロック体2を加速外接度が加圧されるに大きな 短においては、図16次印で示すようにベース基板3に 担けの四路プロック体2を加速外接度が加圧されるにしたがって回図に示すように各ポストパン プ21がその時に進入する。

【0067】製造工程においては、回路プロック体2が ちらに加圧されると各ポストパンプ21が接着剤層23 を突き抜けて相対する第10配線層8の各ランドに突き 当たり、図17に示すように各ポストパンプ21を介して、一名基板3のランドと回路プロック体2の第10におい では、接着剤層23によって回路プロック体2とベース 基板3とが一体的に接合されて高周波モジュール24を 極成する。

【0068】したがって、製造工程においては、回路ブロック体2とベース基板3との接合と両者の電気的接続が同時に行われるとともに、アンダーフィル22板での充填工程を不要とする。なお、製造工程においては、例えば相対接合した第10配線層8の各ランドとポストバンブ21との間に超音波接合法を施すことによってより確実な複数が行われるようにしてもよい。また、製造工程においては、第1の配線層8の各ランドとポストバンブ21の接合面がそれぞれ金層とすることにより、より確実かで要易に複合が行われるようになる

【0069】上述した実施の形態においては、母基板1 の主面上に刺離層6を介して1個の回路プロック体2を 形成したが、図18及び図19に示すように多数個の回 路ブロック体30a乃至30nを一体に連設してなる回 路ブロック集合体30を母基板1上に形成するようにし てもよい。回路ブロック集合体30は、詳細な説即を介して相互 に連結されており、上述した1個の回路ブロック体2の 製造工程と同一工程によって母基板1の主面上に一括し て形成される。

【0070】回路ブロック集合体30は、図示しないダイシング装置の台上にセッティングされ、図18に示す

ようにカッタ31a、31bによって1個ずつの回路ブロック体30a~30nにカッティングされる。このカッティング工程は、従来の半導体チップの製造工程と同様に行われ、回路ブロック集合体30か6名四路ブロック体30a万至30nを高精度にカッティングする。各国路ブロック体30a万至30nは、このカッティング工程により相互に切り分けられているが、なお母基板1上に積層形成された状態に保持されている。

【0071】製造工程においては、回路プロック集合体 30を形成した母基板1に対して上述した剥煙工程を施 すことによって、図19に示すように母基板1の剥離層 6を介して各回路プロック体30a万至30nが1個ず つ独立して剥離される。製造工程においては、各回路プ ロック体30a万至30nがそれぞれベース基板3との 接合工称に供給される。

【0072】ところで、製造工程においては、回路プロック集合体30に対してカッティング工程が施されることによって、図19に示すように母基板1を積成する基材5の主面にカッタ31による切断痕32が発生する。したがって、製造工程においては、この切断痕32に分サ場合体30を製作するために再使用することが不能となる。製造工程においては、このために母基板1を廃棄したり、主面を再所磨処理した後に剥離層6の再成膜処理が熔される。

【0073】このため、製造工程においては、図20に 示すように基材5と剥離層6との間にダミー層35を設 けた母基板1も用いたもな。ダミー層35は、機械的側 性を有する適宜の合成機能材はよって基材5の主面上に 高精度の平坦性を以って形成される。ダミー層35は、 回路ブロック集合体30のカッティングに際して、カッ タ31の先端部が基材5に達しない呼みを以って形成さ れてなる。

【0074】したがって、製造工程においては、ダイシング装置においてカッタ31の動作が脚弾されて図20(a)に示すように先端部がダミー層35の内部で停止されて回路プロック集合体30のカッティングが行われるようにする。製造工程においては、同図(b)に示すように刺離工程が施されるととによって、切り分けられた各回路プロック体30a乃至30nが母基板1の剥離層6を介してそれぞれ1億寸つ独立して刺煙される。製造工程においては、同図(c)に示すよりに母基板1が、ダミー層35まの大多31による切断振36が生じていても、基材5の損傷は無い。製造工程においては、同図(d)に示すように基材5から損傷したダミー層35と刺機を含むが高くが除去れる。

[0075]製造工程においては、再越板1の基材5を 回収してその主面上に再びダミー層35と刺離層6とか 再成膜されて次の回路プロック集合体30の製作工程に 再利用される。母基板1は、ダミー層35を樹脂材によ って形成することで、基材5から容易に除去することが 可能である。製造工程においては、基材5上にダミー層 35や刺繍館のを容易に形成して母基板1を形成するこ とが可能であることから、比較的高価な基材5が再利用 され製造コストと製造時間の低減が図られるようにな

【0076】図21に示した高周波モジュール40は、多層配線基板からなるペース基板部41を第1層とし、第1経線層43と、第6径線層44及び第3配線層45とからなる高周波素子層部42が接合され、さらに第3配線層45の変面上に高度被1646とから増加る。高周波モジュール40は、名配線層43万至45が、上述した回路プロック体2と同様に終線層と配線層とから構成されている。高周波モジュール40は、第2配線層425に投数の受動素子が内蔵されている。高周波モジュール40は、第2配線層4と第3配線層4と第3配線層4と第3配線層4をデジュール40に、第2配線層4と世球・デップ配品47を第3配線層45に直接率接してなる。

【0077]以上のように構成された高周波モジュール40においては、ベース極低部41が有機配線基板を基 材として構成されるとをもにこのベース基板部41に電源やグランドの配線部や制御系の配線部が構成されて高周波素子層部42に対して電源成いは信号を収拾する。 高周波モジール40においては、高周波素子層部42に高周波に発音を発生する。高周波モジュール40においては、高周波素子層部42が増加が、ベースによる、高度波素子層部42とが電域から発音がある。高度波手層部分2とが電域から発音がある。高度波手層が42に対していることにより、電磁干渉の発生が抑制されて特性の向上が図られるようになる。高周波モジュール40は、ベース基板部41に充分を配置を有ぎる電影やグランドの配線を形成することが可能となることから、高周波素子層部42に対してレギュレーションの高い電源供給を行う。

【0078】上述した工程を核で製作された回路プロック体2は、図22に示すように高周波 IC46やチップ 部品と同等のチップ部品として基板51上に直接実装されて配機回路装置50を構成する。配機回路装置50次を構成する。配機回路装置50次を1次十二、半田パンプ48時を分して回路プロック体2が実装される。配線回路装置50は、1チップ部品としての高精度の回路プロック体2を実装することで、高精度かつ廉価に形成される。配線回路装置50は、基板510所置の位置に高精度の回路プロック体2を実設することができ、小型転儀化が図られる。

【0079】上述した実施の形態においては、母基板1 上に積層体からなる回路プロック体2を製作し、この回 路プロック体2を剥離層6を介して母基板1から剥離し た後にペース基板3に実装して高周波モジュール40を 製作するようにしたが、本発明はかかる適用例に限定さ れるものでは無い。本発明は、例えば図23に示すよう に複数個の半導体チップ62を、4層構成の回路プロッ 分体610支面上にフェースダウン実装してなる半導体 モジュール60にも適用される。なお、回路プロック体 61は、基本的な構成や製造プロセスを上述した回路プ ロック体2と同等とすることから、それらの詳細な説明 を省略する。

【0080】半導体モジュール60は、回路ブロック体61の表面上に半導体チップ62が実装されるととた、この半導体チップ62を封止する封止機能像63が形成されてなる。半導体モジュール60は、狭ビッチ化が図られた高精度の回路ブロック体61上に半導体チップ62を高能度に実装してなる、半導体モジュール60は、半導体チップ62と封止機能層63とがその表面を研修する研修理事が流されることにより課処化が図られている。半導体チジュール60は、上述した剥削工程を経て母基板1から判離されることにより課処とが図られている、半導体チジュール60は、上述した剥削工程を移て母基板1から判離されることにより露出された回路ブロック体61の第1の配線層61aが外部電磁を構成する。

【0081】半導体モジュール60は、回路プロック体 61の各層の配線層が層間に適宜形成されたピア10を 介して互いに層間接続されるとともに、詳細を省略する が最上層の配線層に半導体チップ62の各実装領域に対 応してそれぞれ多数個の電極パッド62日が形成されて いる。各電極パッド62bは、半導体チップ62の実装 面に形成された多数個のボンディングパッドに対応して それぞれ形成されている。各電極パッド62bは、上述 した工程を経て回路ブロック体61が製作されることに より、半導体チップ62に狭ピッチで形成される多数個 のボンディングパッドに対応して高精度に形成される。 【0082】半導体モジュール60の製造工程は、上述 した工程を経て母基板1上に回路ブロック体61を製作 した後工程として半導体チップ実装工程と、封止樹脂層 形成工程と研磨工程とが施された後に、剥離工程が施さ れて半導体モジュール60を製造する。半導体チップ実 装工程は、例えば回路プロック体61の各パッド電極6 1 b上にそれぞれ半田パンプを取り付けてフリップチッ プボンディング法により半導体チップ62を実装するT 程である。半導体チップ実装工程は、例えばTAB(ta pe automated bonding) 法やビームリードボンディン グ法等の他の周知のフェースダウン実装法によって半導 体チップ62を回路ブロック体61上に実装するように してもよい。

【0083】半導体モジュール60の製造工程においては、上述したように高平担性を有する母基板1上で高額度の回路プロック体61が製作されるとともに、この回路プロック体61を母基板1に保持した状態、すなわち製量工程の前工程で半導体チップ62が実装される半等体チップ実数工程は、反りやうねり或いは凹凸の無い回路プロック体61に対して、半導体チップ62を高額

### 度に実装する。

【0084】対止樹脂形成工程は、母基板1上に半導体 歩ップ62を実装した回路ブロック体61を保持した状態で、この回路ブロック体61の表面に対止側盤層63 を形成する工程である。対止樹脂形成工程においては、 対止樹脂制として例えばエポキシ系樹脂等が用いられる とともに、トランスファーモールド法や印刷学等により 半導体チップ62を封止する封止樹脂層63を形成す る。封止樹脂層63は、半導体チップ62及び接続電極 那な棒燥砂がかつ電気的に保御する。

【0085〕研磨工程は、引き続き回路プロック体61 を母基板1に保持した状態で、例えばグライングを用い 依機械的研筋方法やウェットエッチング法による化学的 研修方法或いは機械的研修方法と化学的研修方法とを併 用した方法等によって、封止機脈層63の表面を研修す る工程である。研修工程においては、封止機関層63ば かりでなく、機能に支障の無い最大範囲で半導体チップ 62の裁面も一括して研修する。研磨工程においては、 半導体チップ62が封止機脈層63によって外周を封止 されて機械的に保持されていることから、例えば機械的 研勝を値した場合にも半導体チップ62にエッジ欠け等 の損傷の発生を抑制して最大量の研修を行うことが可能 である。

【0086】半導体モジュール60の製造工程において は、ウェハ状態で研磨処理等が応された開設中半導体チ ップを用いることなく、薄型に形成された同路プロック 体61上に厚みが100 m以下の半導体チンプ62を 実装した構造の清型化が図られた導体をシュール60の製造工程 においては、薄型の時度が大・フプを用いないことから、 半導体チンプを目とに工程中へか脱送等の取扱時に割れや 欠けといった不都合の発生が抑制されるようになるとと もに取り扱いも簡便となり、信頼性の向上が図られた半 導体モジュール60を効率より、観音する。

【0087】なお、研磨工程については、剥離工程の後 工程として回路ブロック体61を母基板1から剥離した 後に行うようにしてもよいが、免極板1をベースとして 機械的剛性が保持された状態で研磨を施すほうがより効 率的であるとともに、信頼性も高い。

【0088】以上の工程を括で製造された半線体モジュール60は、例えば図23において鎖線で示すマザー基 板 (ベース基板) 65上に接合する実装工程が添れることによって半導体装置を構成する。実装工程は、回路 ブロック体61に形成された技術パッドにそれぞ石基気 的、機械的に結合されるとによって行われる。実装工程は、具体的には回路ブロック体61に対する半導体チップ62の実装と同様に、フェースダウン法によって行われる。

【0089】半導体装置は、それぞれ異なる機能ブロッ

クを構成する半導体チップ62を回路プロック体61上 に実装することで、MCM半導体装置を構成する。半導 体装置は、回路プロック体61上に半導体チップ62を 高密度に実装するとともに高密度の配線パターンが構成 されることで、小型かつ薄型で配線パターン等の1.C ・R成分を低減した高特性のMCM半導体装置を構成す る。

[0090] 半導体モジュール60においては、最上層 の配線層に半導体チップ62を実装することによって回 路ブロック体61上に他の表面実装型無品を分実装され ない構造である。図24に示した半導体モジュール65 は、半導体チップ62の実装面66aにも複数側の外部 接続端子67が形成された回路プロック体66を備える 構成に特徴を有している。各外部接続総子67は、詳細 を接近する工程を経口個数プロック体66の実施而66 aに金属からなる突起電極として形成されてなる。各外 部接标網子67は、同図に示すようにそれぞれの表面が 所置された対は樹脂份63かる酸出されてなる。

【0091】半郷休七ジュール65は、図26に元した 各工程を経て母基板1上に回路プロック体66を保持し た状態で外部税結場等67分形成される。半興休七ジュ ール65の製造工程は、同図(a)に示した外部接続端 子67を形成する外部接続端下形成工程が、同図(b) に示した半導体チップ実装工程の計算をで行われる。半 導体モジュール65の製造工程においては、外部接続端 子形成工程は引き続いて、半導体モジュール60の製造 工程と同様に同図(c)に示した封止樹脂層63を形成 する封止樹脂瘤形成工程と、同図(d)に示した封止樹 計画6等を研解する研磨工程と、同図(e)に示した回 節プロック体66を母基板1から列車で剥削工程とが 施されて半導体モジュール65が製造される。

[0092] 国路プロック体66には、半導体チップ実 装面66aを構成する最上層配線層68に、半導体チ う62を実装する電極パッド68aとともに外部接続端 子67を形成する電極形成パッド68bが形成されてい る。国路プロック体66は、母基板1側の第1層配線層 66bが、剥離面とベース基板に対する実装面を構成す。

[0093]外部接続網子形成工程は、例末は最上層型 線層68の電極形成パッド68b上にメッキ法によって 金属凸部を形成したり、半田ボールを接合する等によっ て外部接続網子67を形成する工程である。メッキ法は、 は、 同路グロック体60両上層面線層68上にメッキン レジストを適宜の方法によって塗布する工程と、外部接 続端子67を形成する電極形成パッド68bに対応して とに対して電気観メッキを施すこととより所の厚みを 有する金属凸部を形成する工程とかなる。半田ボール は、 例えば回路プロー体に外接が1をリ フロー権に供給することによって電極形成パッド68b 上に形成される。

【0094】外部接続端子67は、上述した工程を経て高精度に形成された回路ブロック体66に形成されることで、高精度でかつ狭化ッチに、小型化されて構成することが可能である。外部接続端子67は、その高さ(厚み)が、後工程で回路ブロック体66に実装されるとともに研磨処理が施される半導体チップ62の厚みよりもやや大きく形成される。なお、外部接続端子67は、半導体モジュール65の薄型化を図るために半導体チップ62の最近を研磨する場合には、少なくとも半導体チップ62が最大に研磨される場合の厚みよりもやや大きな高さを以って形成される。

【0095】半導体チップ表生工程は、上述した工程と 自縁の方法によって、回路プロック体66の電極バッド 68a上に半等体チップ62を実装する。封止機断層形 成工程は、半導体チップ62が実装されるとともに外部 接続端子67が形成された回路プロック体66の表面上 は封止機服器63を形成する。研磨工程は、対し機関 63を研磨して外部接続端子67を露出させる。研磨工 程では、上述したように半導体チップ62の表面も研磨 することによって、神型の半導体モジュール62を形成 する。研雇1程においては、外部接続端子67が小型で 多数個が形成されている場合においても、封止機服器 63によってより外部接続等子67の外周を対しして機 域的に保持した状態で研磨を施すことから、変形や損傷 域いは電極形成パッド68bからの剥離等の発生が抑制

【0096】半導体モジュール65は、上述した制難工程を経行無板1から剥離される。半導体モジュール65は、母患板1から剥離面がベース基板64との接合面66bを構成し、第1層の配線層を接続端子部として半田ボール等が設けられる。半導体モジュール65には、半導体チップ62を実装した表面にも多数例の外部接続端子67が形成されている。半導体モジュール65には、外部接続端子67を介して、半導体チップ62の実装面側にも適宜の表面実を型電子部品や他の半導体パッケージ等を実装することが可能とされ高密度化が図られるようになる。

【0097】半導体モジュール65においては、上述し たように回路7ロック体660接合面66分を一へ3基 板64上に接合して半導体装置を構成するようにした が、例えば配26に示すように表面実装型部品69を実 数した半導体ビジュール70を構成するようにしてもよ い。表面実装型部品69としては、例えばチップ抵抗体 やチップコンデンサ等の受動部品或いは半導体バッケー 少等が用いた1、半田リフロー洗きによって実装され る。半導体モジュール70は、この場合、回路ブロック 体660弾1層の配換層71が、ベース基板に対する接 総織学部配代長て表面来実整型局69を実ងでもランド

や接続回路パターンとして構成される。半導体モジュー

ル70は、上述した工程を経て精密な回路プロック体6 6が形成されることにより、第1層の配線層71に狭ビ ッチ化された高精度のランドや接続回路パターンが形成 される。

【0098】したがって、半導体モジュールア0には、 第1層の配線階71上に、各種の表面実装型部品69が 高密度にかつ高精度に実装される。また、半導体モジュ ール70は、上述した各種の表面実装型部品69を実装 することによって、各半導体チップ62の周辺回路を同 ーのパッケージ内に構成することが可能となる。半導体 モジュール70は、これによって配線部を短縮するとと もに接続節を減らすことが可能となり、回路がにおける L・C・R成分を低減して高機能化、高性能化が図られ るようになる。

【0099】上述した半導体モジュール65において は、例えば回路プロック体66の接合而66上に第2 の半導体チップ72を実装することにより、図27に示 した半導体モジュール73を構成してもよい。半導体モ ジュール73は、この場合、回路プロック体66の第1 層の配線層71が、半導体チップ72を実装するベース 基板に対する接続端子部に代えて表面実装型部品69を 実装する接続ランド74や接続回路パターンとして構成 される、半導体モジュール73は、回路プロッグ体66 の表裏面にそれぞれ第1群の半導体チップ62と第2群 の半導体チップ72とを3次元的に実装した多層半導体 装飾を増加する

【0103】半導体モジュール73は、上述したように 母基板1から刺離された半導体モジュール65を基材と して、平坦な喜板上に刺離面である第1層の巨機層71 を上側にして戦闘された後に半導体チップ実践工程と、 対止樹脂形成工程と、研修工程とが施されて製造され る。半導体チップ実装工程は、回路プロック体66の第 1層の配線層71上に半導体チップ72を実装する工程 である。半導体モジュール65には、図28(a)に示 する方に、回路プロック体66の第1層の配線層71に 形成したランド74上に半導体チップ72が実姿され る。

【0102】以上の工程を経て製造された半導体モジュール73は、第1群の半導体チップ62を実装した側に上述した外部接続端子67が形成されており、これら外

部接続端子67を介してベース基板等に実装された多層 半導体装置を構成する。半導体モジュール73は、例え 領第2群ツ半導体チップ72を搭載した側に、上述した 工程を経て外部接続端子67を形成するようにしてもよ い。半導体モジュール73は、かかる構成を採用するこ とにより、この面を接合面としてベース基板に実装する ことが可能となる。

#### [0103]

【発明の効果】以上詳細に説明したように、本発明によれば、高精度の平坦面と期裏形成時の表面温度の上昇に 対する耐熱特性やリソグラフィ時の焦点深度の保持、 スキング時のコンタクトアライメント特性が良好であり 絶縁性や耐薬品性を有する母基板を用いて回路ブロック 体を製造することで、基板の反りや表面の凹凸に影響さ れることなく微細な配線部を有する高精度で信頼性の高 い回路ブロック体の製造が効率的に行われる。本発明に よれば、回路ブロック体の内部に高精度の成膜素子を内 威したり半球体チップや電子部品等の高密度埃装を可能 とする電影の同数ブロックな砂質含される。

【0104】本発明によれば、母基板から制度した回路 ブロック体をベース基板した接合することにより、回路 ブロック体がベース基板制から電源や信号の供給を受け る薄型化された高精度の配線回路装置が効率的に製造さ 表した。延齢回路装置は、ベース基板等に対する直接の実 装も簡易に行われ、回路ブロック体とベース基板側とが 電磁的に分離されて干砂の発生が抑制されることで、特 性の向上が図られるとともにベース基板側とがなで を有する電源やグランドの配線を形成することが可能で あることからレギュレーションの高い電源供給が行われ る経練回路装置が得られる。

【0105】本発明によれば、高鞘度で微細な配線部を有する国路プロック体に対して多数個の半単体チップを開象な工程によって実装するとで、高精度で参機能化が図られた小型の半導体装置が効率的に製造される。本発明によれば、半導体チップを欠けや破損等を生じさせることなく表面研磨を施して薄型化された回路プロック体に実装することが可能であることから、全体の薄型化が図られるとともに高密度実装化が図られる。本発明によれば、半導体チップを実装した回路プロック体とベース基板側とが電磁的に分離なれて半歩の発生が抑制されることで、特性の向上が図られるとともにベース基板側に充分な面積を有する電振やグランドの配線を形成することが可能であることからレギュレーションの高い電源供給が行われる半導体装置が得られる。

# 【図面の簡単な説明】

- 【図1】本発明にかかる高周波モジュールの製造工程図である。
- 【図2】 同高周波モジュールの製造工程に用いられる母 基板の縦断面図である。
- 【図3】第1の絶縁層が形成された母基板の縦断面図で

### ある。

- 【図4】第1の配線層が形成された母基板の縦断面図で \*\*\*
- のる。 【図5】第2の絶縁層と第2の配線層とが形成された母 基板の縦断面図である。
- 【図 6】第2の配線層に薄膜抵抗体と薄膜キャパシタと が形成された母基板の縦断面図である。
- 【図7】第3の絶縁層が形成された母基板の縦断面図である。
- 【図8】第3の配線層が形成された母基板の縦断面図である。
- 【図9】母基板上に製作された回路ブロック体の剥離工程の説明図である。
- 【図10】ベース基板の縦断面図である。
- 【図11】ベース基板と回路ブロック体との接合工程説 明図である。
- 【図12】ベース基板と回路ブロック体とを接合した状態の縦断面図である。
- 【図13】高周波モジュールの縦断面図である。
- 【図14】接着剤層が設けられたベース基板の縦断面図 である
- 【図15】同ベース基板と回路プロック体との接合工程 説明図である。
- 【図16】同ベース基板と回路プロック体との熱圧着接 合工程説明図である。
- 【図17】高周波モジュールの縦断面図である。
- 【図18】回路プロック集体の切断工程説明図である。
- 【図19】回路ブロック体の剥離工程説明図である。
- 【図20】ダミー層を設けた母基板を用いた回路ブロック体の製造工程説明図であり、同図(a)は切断工程説明図、同図(b)は切断工程説明図、同図(c)は切断工程説の母基板の縦断面図、同図(d)は樹脂層を除去した母基板の縦断面図である。
- 【図21】他の高周波モジュールの縦断面図である。
- 【図22】他の高周波モジュールの縦断面図である。
- 【図23】本発明にかかる半導体モジュールの縦断面図 である。
- 【図24】半導体チップ実装面に外部接続端子が形成された半導体モジュールの縦断面図である。
- 【図25】同半導体モジュールの製造工程の説明図であ
- 【図26】半導体チップ実装面に表面実装型部品を搭載 した半導体モジュールの縦断面図である。 【図27】半導体チップを両面に実装した半導体モジュ
- ールの縦断面図である。 「MR 2.0.1 日光道体では、 1.0mm 生まれる影響図です
- 【図28】同半導体モジュールの製造工程の説明図であ
- 【図29】薄膜抵抗体を形成した配線基板の縦断面図である。
- 【図30】薄膜キャパシタを形成した配線基板の縦断面


## 図である。

【図31】従来の高周波モジュールの縦断面図である。 【図32】従来の半導体装置の縦断面図である。 【符号の説明】


1 日基板、2 回路ブロック体、3 ペース基板、4 高周波モジュール、5 基材、6 別離層、7 第1 の絶縁層、8 第1の配線層、9 第2の絶縁層、10 ピア、11 第2の配線層、12 博規抵抗体、13 轉膜キャパシタ、14 第3の絶縁層、15 ピア、16 第3の起線層、17 インダクタ、19 配線 スロージャス・2 ボストパンプ、22 アンダーフィル、23 接着剤層、30 回路ブロック集体、3

1 カッタ、32 切断痕、35 ダミー層、36 切断 歳、40 高周波モジュール、41 ベース基板部、 2 高周波牙/層部、43 総線層、44 第 業子形成 艦、45 第2 業子形成層、46 高周波 I C、47 チップ部品、48 半田パンプ、50 高周波モジュール、51 ベース基板部、52 配線層 60 半導体 モジュール、61 回路プロック体、62 半導体チツー 次、63 封止樹脂層、64 ベース基板。65 半導 体モジュール、66 回路プロック体、67 外部接続 場子、69 表面実養型部品、70 半導体モジュール、75 封止樹脂層、73 半導体モジュール、75 封止機脂層


[図1]



[図2]




[図5]





6


[図3]




[図4]








【図19】




【図20】




[図21]


40




【図22】




【図23】




【図24】












【図27】








【図31】



[図32]





# フロントページの続き

# (72)発明者 奥洞 明彦

東京都品川区北品川6丁目7番35号 ソニー株式会社内

Fターム(参考) 5E346 AA02 AA12 AA13 AA14 AA15

6 AAO2 AA12 AA13 AA14 AA15 AA16 AA22 AA43 BB02 BB07 BB16 CC08 CC21 CC25 CC32 DD25 DD33 EE34 FF01 FF04 FF07 FF12 FF13 FF27 FF35 FF37 GG15 GG17 GG22 GG23 GC25